來源：參考消息作者：時間：2019-10-21 09:51
3nm新工藝三星FinFET
7nm工藝的產品現在已經很成熟，基本踏進7nm的工藝時代，而PC市場Intel也終于要開始10nm工藝芯片的出貨。工藝之爭對于晶圓巨頭來說，越來越激烈。
在三星日前的一場技術交流活動中，三星重新制訂了未來的節點工藝細節。三星表示，EUV后，他們將在3nm節點首發GAA MCFET(多橋通道FET)工藝。由于FinFET的限制，預計在5nm節點之后會被取代。
對于三星來說，5nm工藝實際也只是7nm LPP的改良，可以被看作是第二代EUV。7nm LPP向后有三個迭代版本，分別是6nm LPP、5nm LPE和4nm LPE。
比較去年的瀘縣路，三星6LPP只是簡單地引入SDB，從而提供了1.18倍的密度改進。另一個改變是刪除4LPP節點，在路線圖上只留下4LPE。三星將3 GAAE和3 GAAP更名為3 GAE和3 GAP。
根據理解，按照工藝核心指標，5nm LPE雖然沿用7nm LPP的晶體管和SRAM，但性能增強了11%，UHD下的密度會接近130 MTr/mm2，終于第一次超過了Intel 10nm和臺積電7nm。
關注電子行業精彩資訊，關注華強資訊官方微信，精華內容搶鮮讀，還有機會獲贈全年雜志
關注方法：添加好友→搜索“華強微電子”→關注
