接口設計為在I/O球上每個時鐘周期傳輸兩個數據字。一個單一的
DDR2 SDRAM的讀或寫操作有效地由一個4n位寬，兩個時鐘周期的數據傳輸在內部DRAM核心和四個相應的
在I/O球上進行n位寬、一個半時鐘周期的數據傳輸。
雙向數據頻閃(DQS, DQS#)與數據一起對外傳輸
用于接收端的數據捕獲。DQS是由DDR2 SDRAM傳輸的頻閃信號
在讀取期間和在寫入期間由內存控制器。DQS邊緣對齊
用于讀的數據和用于寫的數據居中對齊。x16產品有兩個數據
一個用于下字節(LDQS, LDQS#)，一個用于上字節(UDQS，
UDQS #)。
DDR2 SDRAM工作于差分時鐘(CK和ck#);CK交叉
走高和ck#走低將被稱為CK的正邊。Com指令(地址和控制信號)在CK的每個正邊注冊。輸入
數據在DQS的兩邊注冊，輸出數據引用到的兩邊
DQS和CK的兩邊。
對DDR2 SDRAM的讀寫訪問是面向突發的;訪問從一個特定的選定的位置開始，并在一個已編程的
序列。訪問從ACTIVATE命令的注冊開始，然后
然后是READ或WRITE命令。注冊的地址位與
ACTIVATE命令用于選擇要訪問的銀行和行。使用與READ或WRITE命令一致的address位進行選擇
銀行和開始列的位置為突發訪問。
DDR2 SDRAM提供可編程的讀或寫突發長度為4或
八個位置。DDR2 SDRAM支持用另一個中斷8的突發讀取
讀或8的突發寫入與另一個寫入。自動預充功能可以能夠提供在突發ac訪問結束時啟動的自定時行預充。
與標準DDR SDRAM一樣，DDR2 SDRAM的流水線式多銀行架構
支持并發操作，通過隱藏提供高、有效的帶寬
行預充和激活時間。
提供了一個自我刷新模式，以及一個省電、關機模式。
所有輸入都與SSTL_18的JEDEC標準兼容。全驅動強度
輸出與sstl_18兼容
