JEDEC標準1.35V(1.28V~1.45V) & 1.5V(1.425V~1.575V)
•VDDQ = 1.35v (1.28v ~ 1.45v) & 1.5v (1.425v ~ 1.575v)
•400 MHz fCK 800Mb/秒/引腳，533MHz fCK 1066Mb/秒/引腳，
667MHz fCK為1333Mb/秒/引腳，800MHz fCK為1600Mb/秒/引腳，
•933MHz fCK為1866Mb/秒/引腳
•8家銀行
•可編程CAS延遲(張貼CAS): 5,6,7,8,9,10,11,12,13
•可編程添加延遲:0,CL-2或CL-1時鐘
•可編程CAS寫時延(CWL) = 5 (DDR3-800)， 6
(DDR3-1066)， 7 (DDR3-1333)， 8 (DDR3-1600)和9(DDR3-1866)
•8位預取
•突發長度:8(交錯沒有任何限制，順序與啟動
地址“000”只)，4與tCCD = 4，這是不允許無縫
讀或寫[使用A12或MRS在飛行中]
•雙向差分數據頻閃
•內部(自)校準:內部自校準通過ZQ引腳
(RZQ: 240歐姆±1%)
•使用ODT引腳在模具端接
•平均刷新周期7.8us在低于TCASE 85的頻率，3.9us在
85: cm < cm < cm
•異步復位
•支持工業溫度(-40~95℃)
- tREFI 7.8us在-40°C < TCASE < 85°C
- tREFI在85°C < 95°C時為3.9°C
•包裝:96個球FBGA - x16
•所有無鉛產品均符合RoHS標準

1Gb DDR3 SDRAM I-die被組織為8Mbit x 16 I/ o x 8bank

設備。該同步裝置實現了高速雙數據速率
傳輸速率高達1866Mb/秒/引腳(DDR3-1866)，適用于一般應用。
該芯片設計符合以下關鍵DDR3 SDRAM功能功能，如貼附CAS，可編程CWL，內部(自)校準，
使用ODT引腳和異步復位的芯片終止。
所有的控制和地址輸入與一對外部最終提供的差分時鐘同步。輸入鎖存于不同時鐘的交叉點(CK上升和CK下降)。所有的I/ o都同步到a
一對雙向頻閃燈(DQS和DQS)在一個源同步閃光燈離子。地址總線用于傳遞行、列和銀行地址
RAS/CAS多路復用方式的信息。DDR3設備運行
單路1.35V(1.28V~1.45V)或1.5V(1.425V~1.575V)電源
和1.35V(1.28V~1.45V)或1.5V(1.425V~1.575V) VDDQ。

1Gb DDR3 I-die器件采用96ball FBGA(x16)