所有的控制和地址輸入與一對外部最終提供的差分時鐘同步。輸入鎖存于不同時鐘的交叉點(CK上升和CK下降)。所有的I/ o都同步到a
一對雙向頻閃燈(DQS和DQS)在一個源同步閃光燈離子。地址總線用于傳遞行、列和銀行地址
RAS/CAS多路復用方式的信息。例如,1Gb(x8)設備
接收14/10/3地址。
1Gb DDR2器件采用單路1.8V±0.1V電源供電
1.8V±0.1V VDDQ。
1Gb DDR2器件有60ball FBGA(x8)和84ball兩種
FBGA()。