GAL的編程與開發，應用PLD設計邏輯電路,必須使用相應的軟件、硬件開發工具才能完成。EDA技術的發展,使大部分硬件設計、調試工作可以轉化為在通用計算機上用軟件完成,從而實現硬件設計工作的“軟化”。這極大地節約了數字系統的表6,7,4 GAL16V8的復雜型工作模式  表6,7.5 GAL16V8的寄存器型工作模式開發成本,縮短了開發周期,加速了電子產品的更新換代。

對GAL的電路設計 ,首先必須根據原始設計要求 ,在計算機上使用通用HDL對電路功能進行描述 ,或用專用軟件將邏輯電路的狀態表 、狀態圖或邏輯方程輸人計算機 。然后利用相應的軟件工具進行驗證 、仿真、排錯 、優化和編譯 ,最 后生成熔絲圖文件 ① 。再下一步的工作是熔絲圖的下載。除isp系列的GAL(例 如 ispGAL16Z8)可在系統編程外 ,其他GAL產品需要在硬件工具編程器上進行編程 。編程器將熔絲圖文件按JEDEC格式的標準進制代碼寫人所選GAL,實現所要設計的電路 。上述工作流程如圖6.7.5所示 。

時序可編程邏輯器件主要有哪些類型?它們各有什么特點和適用范圍?

雖然早已不使用熔絲作為可編程的連接材料,但描述編程接點的“熔絲圖’’的名稱仍在沿用

GAL中的輸出三態緩沖器可由哪幾個信號控制?

在GAL的OLMC中可以將哪幾個信號反饋到與陣列中?

在時序電路設計中,GAL的應用受到哪些局限?

時序邏輯電路一般由組合電路和存儲電路兩部分構成。它們在任一時刻的輸出不僅是當前輸入信號的函數,而且還與電路原來的狀態有關。時序電路可分為同步和異步兩大類。邏輯方程組、狀態表、狀態圖和時序圖從依據同方面表手段。

達了時序電路的邏輯功能,是分析和設計時序電路序圖,最后分析得到電路的邏輯功能。同步時序電路的據邏輯功能有程狀態表,必要時需進行狀態化簡,繼而對狀出激勵方組和輸出方程組,最后畫出邏輯圖完成設計任務。

時序電路的功能、結構和種類繁多。本章僅對寄存器和計數器等幾集成電路進行了較詳細的討論。應用這些集成電路器件,能種不同功能的它們的內部電路結構可作為設計其他邏輯電路的范例,也可作用HDL以抽象方式描述時序電路時的際映象．

用Venlg描述法和時程邏輯器件,它們都是電子技術度發展。這兩節所討論的方法和器件,文獻資料并配合上機實驗才能達到實際應用的程度。態圖。時序邏輯電路的基本概念已知一時序電路的狀態表如表題6.1,1所示,為輸人信號,試作出相應的狀時序邏輯咆跨．