WANic 56511和WANic 56512智能數據包處理器旨在減輕服務器上的負載,應對由于搜索引擎,云計算,Web 2.0和在線游戲等用量增加而帶來的快速增長的網絡交通負載問題。

從主機系統進行的主板卸載處理，將實現更多的成本優化及更高的性能擴展。據報道，這兩款產品均為首款PCI Express處理器，具有來自Cavium 網絡的OCTEON Plus CN5650 12核，750-MHz處理器以及10-Gb的以太網接口。

其它共有特性包括高達4 GB的DDR2 SDRAM數據包存儲器和高達4GB的閃存存儲器。

虛擬儀器測試系統進行測試的步驟如下：

參照圖測試系統框圖連接電路，檢查無誤后通電；

運行“音頻信號發生器.vi”程序，產生f=1kHz，KP=1V的正弦波信號，程序中采集率設置為F=100000S/s；

運行“采集分析vi”程序，用波形圖顯示輸出電壓Uo的波形，并顯示直流值和峰值，存儲記錄輸出電壓"。輸出功率Po和總諧波失真度THD的值；

在“音頻信號發生器vi”程序中增大正弦波信號的幅度，觀察“采集分析.vi”中輸出電壓Uo的波形是否失真,并不斷增大Vlp的大小，直到Uo出現失真，從而找到Uo的最大不失真值;

存儲并記錄最大不失真的輸出功率Po和Uo波形最大且不失真情況。

數字電路技術的突飛猛進使得通信信號處理器的小型化成為可能。

以大容量,高速FPGA以及低功耗,大位數,高采樣速率A/D轉換器為核心的新一代數字處理器技術，使原先需要大量數字元件實現的功能都被集成到了幾個可編程的元件中，故可使得電路的面積縮小到原先的十分之一到幾十分之一,同時整體功耗卻降低了一半以上。

如擴頻通信中的核心處理部件(相關器)用模擬器件實現時，其體積將很大，且信號處理能力較低，無法滿足碼速率超過5Mbps的信號速率。

(素材來源：21ic和eccn.如涉版權請聯系刪除。特別感謝）