摘　要：介紹了基于浮點dsp處理器與雙cmos攝像頭的數字圖像采集處理系統,探討了系統的基本原理和設計方法,并給出了系統的實現方案。在該系統中,數據采集由兩個相互獨立的cmos攝像頭完成,并由dsp進行圖像處理,fpga協同dsp完成時序邏輯控制和組合邏輯控制。處理后的圖像可以通過1394接口輸出。該系統主要由fpga和dsp實現,設計靈活,具有很強的重構性。

     關鍵詞：圖像 圖像處理 dsp fpga ieee1394

     傳統的數字圖像處理通常采用圖像采集卡,將模擬電視信號轉換成數字信號,然后由pc機進行軟處理。這樣不僅不夠靈活,處理能力也受到pc機和軟件的限制。隨著cmos成像芯片工藝的改進和數字信號處理器功能的提升,使得數據量與計算量較大的圖像硬處理成為可能。本文詳細介紹了通過兩路cmos攝像頭采集圖像,以浮點dsp為核心處理器,采用60萬門fpga實現邏輯控制的數字圖像采集處理系統的設計原理和實現方法。本系統所采用的芯片與器件,在保證性能的同時,兼顧低功耗,整個系統可以由1394線纜供電。

    1 原理概述

     整個系統的原理框圖如圖1所示。系統上電后,fpga配置子板把配置文件加載到fpga中。dsp由外部 flash引導,通過fpga先設置1394接口芯片的內部寄存器,再通過i2c總線設置攝像頭1、2的控制寄存器。fpga提供攝像頭的工作時序和圖像序列的讀寫時序。云臺在dsp的控制下可以上下左右調整,捕捉感興趣的目標。8片1mb的sram作為兩路攝像頭的數據存儲器,16mb的sdram則充當dsp的外部數據緩沖。處理后的圖像既可以直接輸出至lcd進行顯示,也可以通過1394總線傳送至pc機。

    圖1 數字圖像采集處理系統原理框圖

    2系統設計

     整個系統由三部分構成:圖像采集模塊、圖像處理模塊和圖像傳輸模塊。

    2.1 圖像采集模塊

     該模塊主要由兩組cmos攝像頭和云臺組成。該模塊的接口信號見圖2。

    圖2 圖像采集模塊連接圖

     攝像頭采用韓國現代的hv7131r和五層玻璃透鏡。hv7131r采用0.3μm的cmos工藝,有效像素30萬,功耗低于90mw,具有曝光控制、增益控制和白平衡處理等功能,最大幀率30fps@vga。通過標準的i2c接口設置hv7131r的內部寄存器,可以調節圖像的曝光時間、分辨率、幀率、rgb增益、鏡像等。hv7131r輸出10位的rgb原始數據,本系統采用了其中的高8位。多層玻璃透鏡可以濾除波長大于630nm的紅外線,并采用超焦距對焦方式,最小成像距離為3cm。

     攝像頭借助云臺跟蹤運動目標,水平旋轉范圍為-180°～180°;垂直旋轉范圍為-45°～45°。

     考慮到運動圖像處理至少需要3幀的序列圖像,每組攝像頭配備了4片ram。3片做數據采集緩沖,1片存儲dsp處理后的結果。

    2.2 圖像處理模塊

     該模塊由dsp、fpga和數據緩存器組成。

    2.2.1 主要器件的選型

     dsp主要完成的功能有:

     (1)加電自舉,初始化1394接口芯片;

     (2)通過i2c接口設置攝像頭的寄存器;

     (3)對圖像進行預處理,提高成像質量;

     (4)控制云臺的轉動,實現運動目標的跟蹤。

     fpga在本系統中的作用有:

     (1)提供圖像采集、存儲與傳輸的工作時序;

     (2)協同dsp實現復雜的組合邏輯控制電路;

     (3)實現標準的vga接口,外接lcd顯示器。

     基于以上要求,本系統采用ti公司的32位浮點dsp tms320c6711b。6711b采用改進的哈佛總線結構,主頻為150mhz,內部集成硬件乘法器和累加器,采用流水線velocititm甚長指令字(vliw)指令,具有豐富的片上外設,并有專門針對數字信號處理的指令系統,運算能力可達1200mflops,適用于計算量大、實時性高的數字圖像處理領域。fpga 則采用altera公司apex系列的ep20k600ebc652。ep20k600ebc652具有高速度(622mhz的數據速率)、高密度(有效邏輯60萬門)、低噪聲和低功耗的特點。有4個pll、480個低電壓差分信號(lvds)的i/o口,工作電壓為2.5v和1.8v。

    2.2.2 圖像的預處理

     運動目標檢測與跟蹤、目標的識別與提取等基于圖像內容的處理,對圖像質量要求較高