在基于eda技術的數字電路系統設計中，分頻電路應用得十分廣泛，常常使用分頻電路來得到數字系統中各種不同頻率的控制信號。所謂分頻電路，就是將一個給定的頻率較高的數字輸入信號，經過適當的處理后，產生一個或數個頻率較低的數字輸出信號。分頻電路本質上是加法計數器的變種，其計數值由分頻常數n=fin/fout決定，其輸出不是一般計數器的計數結果，而是根據分頻常數對輸出信號的高、低電平進行控制。

　　【例1】設計一個將1 khz的方波信號變為正、負周不等的50 hz信號的分頻電路的vhdl程序，并使用max＋+p1us ⅱ進行仿真。

　　仿真結果如圖所示。

　　如圖1 fjyfp分頻器的仿真波形

　　【例2】 設計一個將1 khz的方波信號變為為正、負周相等的50 hz方波信號的分頻電路的vhdl程序，并使用max+p1us ⅱ進行仿真。

　　仿真結果如圖所示。

　　如圖2 jyfp分頻器的仿真波形

　　【例3】設計一個通用的可輸出輸入信號的2分頻信號、4分頻信號、8分頻信號、16分頻信號、2位2分頻信號序列、2位4分頻信號序列的分頻電路的vhdl程序，并使用max+p1us ⅱ進行仿真。

　　仿真結果如圖所示。

　　如圖3 tyfp分頻器的仿真波形