摘要：提出了一種DDS和PLL相結合的頻率合成方案，介紹了DDS芯片AD9850的基本工作原理、性能特點及引腳功能，給出了以AD9850作為參考信號源的鎖相環頻率合成器實例，并對該頻率合成器的硬件電路和軟件編程進行了簡要說明。

    關鍵詞：DDS 鎖相環 頻率合成器 數據寄存器

以DDS（直接數字合成）激勵的PLL（鎖相環）頻率合成器，是用DDS作為參考信號源，將DDS和PLL組合在一起的一種獨特的頻率合成器方案。它綜合了DDS和PLL頻率合成器的優點，具有極高的頻率分辨率、極短的換頻時間和較好的噪聲性能，而且頻率范圍寬、控制靈活，是應用于雷達、通信等領域中的一種較為先進的頻率合成方案。其電路原理框圖如圖1所示。

我們在實際工作中，以美國AD公司生產的DDS芯片AD9850和MITEL公司的PLL芯片SP8858為核心，完成了一款高性能的DDS+PLL的頻率合成器的設計與試驗，并將其應用于一無線測量接收機，收到了極好的效果。下面介紹AD9850的基本工作原理和引腳功能等，并給出頻率合成器實例的方案組成。

1 AD9850的工作原理與引腳功能

1.1 基本工作原理

AD9850采用先進的DDS技校，在內部集成了32位相位累加器、14位正/余弦查詢表和高性能的10位D/A轉換器以及一個高速比較器，其原理框圖見圖2。它通過并口或串口寫入的頻率控制字來設定相位累加器的步長大小，相位累加器輸出的數字相位通過查找正/余弦查詢表得到所需頻率信號的采樣值，然后通過D/A變換，輸出所需頻率的正弦波信號。還可以通過高速比較器將正弦波信號轉換成方波，作為時鐘信號輸出。

輸出信號的頻率FDDS由下式確定：

FDDS=Δf·FCLK/2 32     （1）

式中，Δf為32位頻率控制字的值，FCLK為工作時鐘。

1.2 控制方式

AD9850內部的5個8位寄存器構成一個40位的數據寄存器，儲存來自外部數據總線的數據和控制字，其中32位為頻率控制字、5位為相位調制字、1位是電源休眠（power down）功能控制，另2位儲存工廠保留碼（用戶編程時，應將其設定為“00”）。寄存器可通過并行或串行方式裝載。

并行方式是在使能信號FQ_UD和寫脈沖WCLK的控制下，通過8位數據總線D0～D7分五次來完成全部40位數據的輸入，其工作時序圖見圖3。在FQ_UD的上升沿，40位數據從輸入寄存器打入數據寄存器，同時將地址指針復位到第一個輸入寄存器。隨后，在WCLK的上升沿寫入第一組8位數，并把指針指向下一個輸入寄存器。連續五次裝載以后，WCLK的上升沿無效，直到復位信號Reset有效或者FQ_UD的上升沿再次來到。

串行輸入方式如圖4所示，在WCLK的上升沿，40位數據由低位到高位依次從引腳25（D7）移入到輸入寄存器，并在FQ_UD的脈沖作用下，一次性打入到數據寄存器，以便新芯片的輸入頻率（或相位）。

1.3 主要性能

（1）單電源工作：+3.3V或+5V。