用單片機控制DDS實現短波跳頻系統的調制
發布時間:2007/9/10 0:00:00 訪問次數:749
摘要:介紹用89C51單片微機控制直接數字頻率合成器(DDS)實現短波跳頻/四相差分鍵控(FH/DQPSK)調制系統的調制過程,著重討論了單片微機控制系統的硬件結構及軟件設計。討論分析了采用AD7008實現該調制的方法并給出實驗結果。
關鍵詞:單片機 直接數字頻率合成(DDS) 跳頻(FH) 四相差分鍵控(DQPSK)
頻率合成器是利用一個(或多個)標準信號產生多種頻率信號的設備。它不僅要求輸出頻率的精確度和穩定度高,而且要求頻帶盡可能寬。直接數字頻率合成(DDS)是繼直接頻率合成和間接頻率合成之后發展起來的第三代頻率合成技術。由于它具有相對帶寬很寬、頻率轉換時間短、頻率分辨率很高、便于集成以及頻率、相位和幅度均可控制等優點,因此被廣泛應用于雷達、電子對抗等軍事通信系統和移動通信中。特別是在短波跳頻通信中,信號在較寬的頻帶上不斷變化,并且要求在很小的頻率間隔內快速地變換頻率和相位。采用DDS技術用于跳頻信號調制的理想選擇。跳頻系統不僅需要一個高精度迅速變化頻率的頻率合成器,還要求一個能產生數百或數千條跳頻序列發生和頻率控制的指令。本文采用89C51單片機作為中央控制芯片來產生跳頻指令,控制DDS實現跳頻信號的調制。
1 短波跳頻通信系統的調制
短波跳頻系統一般采用M進制頻移鍵控(MFSK)調制方式。文獻[1]提出短波跳頻通信系統的調制可采用四相差分鍵控DQPSK調制方式。由于短波信道僅在10kHz(白天)或2.5kHz(晚上)的帶寬內是近似靜態的[1],所以跳頻信號差分相位調制信息為同一頻率前后相鄰出現的相位差。根據文獻[2],我們選擇系統參數為:①跳頻頻率間隔為3kHz;②跳頻帶寬1.536MHz,共512個頻點;③跳頻數為64,根據信道質量從512個頻點中選取;④跳頻速率為2560跳/秒(頻隙時間390.625μs,信號時間333.333μs,頻率變換時間57.292μs);⑤信息比特速率5120bit/s。圖1為信號的FH/DQPSK調制過程框圖。在時鐘的同步狀態下,根據跳頻碼從64個相位存儲器中取出同一跳頻碼上次出現的信號的絕對相位,再加上差分相位作為當前信號的絕對相位,并存儲到該相位存儲器中。同時跳頻碼控制輸出信號頻率字,把相位字和頻率字寫入DDS相應的存貯器以更新頻率和相位,啟動DDS工作。其中,差分相位由每兩個信息比特決定。如采用π/4DQPSK方式,則信息序列與相位變化關系如表1所示。
表1 π/4 DQPSK系統編碼與相位變化的關系
二進制信息序列 | 相位變化△фk |
00 | π/4 |
01 | 3π/4 |
11 | -3π/4 |
10 | -π/4 |
2 DDS技術
本文所采用的AD7008[3]是AD公司生產的CMOS型DDS芯片,該芯片功能較全、性價比
摘要:介紹用89C51單片微機控制直接數字頻率合成器(DDS)實現短波跳頻/四相差分鍵控(FH/DQPSK)調制系統的調制過程,著重討論了單片微機控制系統的硬件結構及軟件設計。討論分析了采用AD7008實現該調制的方法并給出實驗結果。
關鍵詞:單片機 直接數字頻率合成(DDS) 跳頻(FH) 四相差分鍵控(DQPSK)
頻率合成器是利用一個(或多個)標準信號產生多種頻率信號的設備。它不僅要求輸出頻率的精確度和穩定度高,而且要求頻帶盡可能寬。直接數字頻率合成(DDS)是繼直接頻率合成和間接頻率合成之后發展起來的第三代頻率合成技術。由于它具有相對帶寬很寬、頻率轉換時間短、頻率分辨率很高、便于集成以及頻率、相位和幅度均可控制等優點,因此被廣泛應用于雷達、電子對抗等軍事通信系統和移動通信中。特別是在短波跳頻通信中,信號在較寬的頻帶上不斷變化,并且要求在很小的頻率間隔內快速地變換頻率和相位。采用DDS技術用于跳頻信號調制的理想選擇。跳頻系統不僅需要一個高精度迅速變化頻率的頻率合成器,還要求一個能產生數百或數千條跳頻序列發生和頻率控制的指令。本文采用89C51單片機作為中央控制芯片來產生跳頻指令,控制DDS實現跳頻信號的調制。
1 短波跳頻通信系統的調制
短波跳頻系統一般采用M進制頻移鍵控(MFSK)調制方式。文獻[1]提出短波跳頻通信系統的調制可采用四相差分鍵控DQPSK調制方式。由于短波信道僅在10kHz(白天)或2.5kHz(晚上)的帶寬內是近似靜態的[1],所以跳頻信號差分相位調制信息為同一頻率前后相鄰出現的相位差。根據文獻[2],我們選擇系統參數為:①跳頻頻率間隔為3kHz;②跳頻帶寬1.536MHz,共512個頻點;③跳頻數為64,根據信道質量從512個頻點中選取;④跳頻速率為2560跳/秒(頻隙時間390.625μs,信號時間333.333μs,頻率變換時間57.292μs);⑤信息比特速率5120bit/s。圖1為信號的FH/DQPSK調制過程框圖。在時鐘的同步狀態下,根據跳頻碼從64個相位存儲器中取出同一跳頻碼上次出現的信號的絕對相位,再加上差分相位作為當前信號的絕對相位,并存儲到該相位存儲器中。同時跳頻碼控制輸出信號頻率字,把相位字和頻率字寫入DDS相應的存貯器以更新頻率和相位,啟動DDS工作。其中,差分相位由每兩個信息比特決定。如采用π/4DQPSK方式,則信息序列與相位變化關系如表1所示。
表1 π/4 DQPSK系統編碼與相位變化的關系
二進制信息序列 | 相位變化△фk |
00 | π/4 |
01 | 3π/4 |
11 | -3π/4 |
10 | -π/4 |
2 DDS技術
本文所采用的AD7008[3]是AD公司生產的CMOS型DDS芯片,該芯片功能較全、性價比
上一篇:一種高碼速率的微波鎖相調頻源