葉云燕

    本文旨在探討使用8051控制器時，重點介紹如何降低功率消耗與改進架構的高性能8051微控制器設計。并對如何降低功耗途徑與技巧的外圍功能的集成化、時鐘源合適的選用、待機模式的采用以及節省電能的軟件技術等作進一步討論。

    便攜式產品的功能和性能日新月異，消費者對產品性能的要求越來越高，需要更強大的運算能力來支持。另外一方面，他們還希望產品具有更低的功耗。這些要求之間彼此制約，矛盾的中心是微控制器，因為它通常是便攜式裝置中功耗大戶之一。

    盡管已經出現了很多低功耗處理器，但它們性能通常有限，DALLas公司系列高速微控制器在性能和功耗之間取得了一個很好的折衷。它們采用了8051架構——世界上最流行的控制器之一。簡單易用和豐富的I／0資源使這種微控制器深受設計者的喜愛，井被廣泛地接受。它的流行勢頭已延伸到了便攜式領域，在很多應用中都有其用武之地。

    時鐘頻率

    任何微控制器設計中，決定功率消耗的一個首要因素就是系統時鐘頻率。互補金屬氧化物半導體(CMOS)工藝的器件功耗直接正比于時鐘頻率。因此，從省電的角度考慮，將處理器運行于盡可能低的頻率比較有利。

    圖1表示一個普通的8051微控制器的典型功率曲線，一個已被所有便攜系統設計者所熟知的關系。一般來講，電流隨頻率的變化曲線呈現為線性，具有一定的DC偏移，這個靜態電流由片內的靜態電路所消耗，例如比較器、運算放大器等。其數值一般很小(

    由于任何功率的設計都受到系統最低頻率與運行速度可能慢的限制。為此，最低功耗設計應考慮到包括系統性能與中斷響應延遲等很多因素。不管采用什么標準，最終目標是相同的，即使器件的工作頻率盡可能地接近應用需求。

    高速內核

    要降低基于8051系統的功率消耗，最直接的辦法就是改善微控制器的效率。8051最初的設計采用了一個12時鐘周期與每機器周期兩次取指的架構。然而，高速微控制器采用的是每機器周期4個，甚至1個時鐘的內核。它們具有更高的運算效率，執行一條指令只需很少的時鐘周期，具有更快的運行速度和更高的時鐘頻率·

    盡管高速核的優勢通常考慮的是其處理能力，它們在降低功耗方面也有很重要的意義。當處理器的運行指令經過優化以后，執行同一任務所需的時間很短。很多便攜式產品工作在猝發模式，其特點是只有很短的活動時間，例如記錄環境數據或掃描一個條碼。而在隨后的很長時間內都處于非活動狀態。減少處理器的活動時間就可以相應地降低功耗效率，帶來的另外一個好處，獲得相同的性能所需的時鐘頻率可以降得更低。如果一個經過重新設計的內核采用4個時鐘機器周期而非12個時鐘機器。這就意味著完成同樣的工作，只需更低的晶振頻率。由于功耗直接正比于晶振頻率，這樣不必犧牲性能就可降低功耗。

    圖2顯示三種微控制器以同樣的速度完成同一任務時的功耗情況。其中兩種是標準80C3x的衍生產品，工作于每機器周期12個外部時鐘方式，另外一種是DS80C320微控制器，工作于4時鐘機器周期。測出各個器件的消耗電流，然后進行對比，初步估計DS80C320具有250%(2.5倍)的速度提升。正如圖2中所顯示那樣，每周期時鐘數減少后的處理器核工作于同樣的吞吐率時，消耗電流顯著降低，高速運行時尤其顯著。

    集成化

    將外圍功能集成于芯片內部是節省電能的方法之一。在向芯片外部驅動一個信號時，信號源器件必須提供一定的開關功率，以便驅動外部負載和補償DC損耗。開關功率(PSW)是數字信號過渡過程中消耗的功率。開關功率可根據下面公式估算：

    其中c是接收門輸入電容和連線電容的總和，T是時鐘信號周期。一個CMOS門的典型輸入電容為l0pF。盡管很難精確計算出系統的開關功率。但有一點是顯然的，每個額外的外部負載或引腳都會給微控制器造成額外的功耗。基于微控制器的系統通常會有一定的外圍器