sfi-4接口的數據處理分為i/o接口處理和用戶fifo兩大功能，其中關鍵的部分是i/o接口處理，它把高速的數據在fpga內部利用了virtex-5器件內部的iserdes、oserdes和iodelay資源進行了串并轉換和dpa(動態相位對齊)。下面來介紹各個功能部分的設計原理。

　　(1)收端的rxi/f模塊

　　來自i/o引腳的接收端數據一方面在fpga i/0內部通過iserdes進行串并轉換，然后把數據速率降低1/4供內部處理；另一方面用移相狀態機在iodelay模塊上進行移相，多達64級，每級大約15 ps，直到采樣時鐘的上升沿對準數據有效窗口的中心位置。rxif模塊處理后的效果如圖1所示。只做位對齊的前提是要求在分配i/o引腳時給sfi－4接口同方向的信號盡可能靠近，數據總線間skew盡可能小，并且pcb布線要等長。

　　圖1 rxi/f模塊處理后的效果

　　(2) 收端的rx fifo模塊

　　使用此fifo的目的是一方面把iserdes輸出的共64位數據寫入fifo；另一方面用用戶時鐘讀出fifo數據給后端的用戶邏輯使用，最終達到隔離區域時鐘和用戶時鐘的目的。fifo的位置如圖2所示。

　　圖2 fifo的位置

　　(3)發送端的txi/f模塊

　　發送端的處理是內部己經處理好的數據經過fpga i/o內部的oserdes進行并串轉換輸出，如圖3所示的oserdes部分。

　　圖3 oserdes部分

　　(4) 發送端的tx fifo模塊

　　使用此fifo的目與rx fifo功能類似，區別在于讀出∏fo的數據通過oserdes進行并轉串輸出。

　　歡迎轉載,信息來自維庫電子市場網（www.dzsc.com）