全球精品ip開發商q喰強萍?m31 technology)今天宣布，已完成在臺積電28hpc+ ull sram compiler ip解決方案，可協助系統芯片設計人員利用功耗與效能的優勢，進行更具成本效益的soc設計開發。

51電子網公益庫存:

CD74HC4051PWR

CL1221

CP2102-GMR

DU8618

ESAD92-02

EL4N137

EL4N35

EL357

FGA25N120ANTDTU

EL817

FQPF8N60C

FQPF5N60C

q喰強萍級�属敜林孝篇勴是G骸竡喰強萍家芽�发一媳I性諤ɑ��?8hpc+制程的ip解決方案。其中，所開發的臺積電28hpc+ ull sram compilerip，具有低功耗的特性，加上green low power 的獨有設計, 預計將于2016年第一季完成開發，為客戶提供完整低功耗ip解決方案。」

臺積電設計建構營銷事業處資深處長suk lee表示：「采用臺積電28hpc+制程，業者在相同功耗下可進行較高速度的設計開發；在相同速度的設計過程中可降低漏電流。未來藉由臺積電極具競爭力的28hpc+制程技術與q喰強萍夾�手韩I鰨�将协助客户开发隔|街悄蘢爸玫撓τ貌�瀑E！?

q喰強萍莢諤ɑ��?8hpc+開發的ip，包括完整的低功耗(green low power)內存編譯程序平臺，如一端口緩存器檔案 (one port register file) 、二端口緩存器檔案(two port register file)、高密度單端口 sram 編譯程序 (high density single port sram compiler) 、高密度雙端口 sram 編譯程序 (high density dual port sram compiler) 以及 高密度via rom編譯程序 (high density via rom compiler)。q喰強萍莢諤ɑ��?8hpc+開發的內存編譯程序皆具備節能模式, 用戶可依據不同操作狀態，切換到當下最佳省電模式，來延長行動組件電池的使用時間。

在標準組件庫(standard cell library)使用上，搭配特有的低耗電最佳設計模型( low power optimization kit) 以及電源控制模塊( power management kit)，可提供使用者進行高速，以及低功耗的設計。這些省電模式適用的標準組件庫包括：7軌道高密度組件庫(7-track, high density library)，9軌道通用型組件庫(9-track, general purpose library)，12軌道高速型組件庫(12-track, ultra-high speed library)。http://jcd888.51dzw.com/

此外，q喰強萍家嗾攵怨憒髐sb相關應用、固態硬盤(ssd)市場、行動裝置以及通用閃存（ufs）應用，開發各式差異化的28hpc+高速接口ip解決方案，包括usb、pcie、mipi d-phy與m-phy等ip，解決了當今主流智能裝置中各種芯片互連的需求。

透過q喰強萍伎�发的台积�?8hpc+ip解決方案，協助芯片設計業者實現更低功耗、更高效能以及較小面積的設計，客戶可進行各式智能裝置的產品設計，包括手機影音、無人機/車、車用電子、gps定位等應用產品。