產品種類: 開關控制器
RoHS: 符合RoHS 詳細信息
輸出端數量: 1 Output
輸入電壓: 3 V to 16.5 V
輸出電壓: - 5 V
輸出電流: 1 A
最大工作溫度: + 70 C
安裝風格: SMD/SMT
封裝 / 箱體: SOIC-Narrow-8
封裝: Reel
商標: Maxim Integrated
最小工作溫度: 0 C
系列: MAX774
工廠包裝數量: 2500
零件號別名: MAX774數據列表 MAX774-776
產品相片 8-SOIC
應用說明 DC-DC Switch-Mode Power-Supply Controller Drives Regulated Charge Pump
High-Power LED Driver Accepts Wide Input-Voltage Range
產品培訓模塊 Lead (SnPb) Finish for COTS
Long-Term Supply Program
標準包裝 ? 2,500
類別 集成電路（IC）
家庭 PMIC - 穩壓器 - DC DC 切換控制器
系列 -
包裝 ? 帶卷（TR） ?
輸出數 1
頻率 - 最大值 300kHz
占空比 85%
電壓 - 電源 3 V ~ 16.5 V
降壓 無
升壓 無
反激式 無
反向 是
倍增器 無
分頻器 無
Cuk 無
隔離式 無
工作溫度 0°C ~ 70°C
封裝/外殼 8-SOIC（0.154"，3.90mm 寬）
供應商器件封裝 8-SOIC N圖3中可以得知，當環路濾波帶寬為100kHz時，VCO對
于總相位噪聲的貢獻顯著地降低，芯片所引起的相位噪聲占據了主導地位，在10kHz
以內，總相位噪聲輸出的曲線基本與芯片所引起的相位噪聲重合。由此可以得知，
當環路帶寬較寬(如100kHz)的情況下，針對鎖相環輸出信號進行相位噪聲測試，其
結果基本能真正反映芯片輸出的相位噪聲。
本文研究的ADF 4154的主要測試頻點為1.7452GHz(fPFD=25MHz,RSET=5.1k)，
根據測試要求進行綜合的考慮，設定了環路帶寬75kHz,相位裕度50°的約束條件。
在進行ADF 4153的外圍電路設計時，首先需要確認所使用的VCO型號及其標稱性能。
然后再根據ADI公司提供的ADIsim-PLL軟件進行三階環路濾波器的設計。從軟件得出
C1~C3、R2、R3的具體取值，再根據現有的標稱電容電阻值進行調整，反算出
實際設
計的環路帶寬及相位裕度。實際數據如表1所示。
圖3中可以得知，當環路濾波帶寬為100kHz時，VCO對于總相位噪聲的貢獻顯著
地降低，芯片所引起的相位噪聲占據了主導地位，在10kHz以內，總相位噪聲輸出
的曲線基本與芯片所引起的相位噪聲重合。由此可以得知，當環路帶寬較寬(如
100kHz)的情況下，針對鎖相環輸出信號進行相位噪聲測試，其結果基本能真正
反映芯片輸出的相位噪聲。
本文研究的ADF 4154的主要測試頻點為1.7452GHz(fPFD=25MHz,RSET=5.1k)，
根據測試要求進行綜合的考慮，設定了環路帶寬75kHz,相位裕度50°的約束條件。
在進行ADF 4153的外圍電路設計時，首先需要確認所使用的VCO型號及其標稱性
能。然后再根據ADI公司提供的ADIsim-PLL軟件進行三階環路濾波器的設計。從
軟件得出C1~C3、R2、R3的具體取值，再根據現有的標稱電容電阻值進行調整，
反算出實際設計的環路帶寬及相位裕度。實際數據如表1所示。
圖3中可以得知，當環路濾波帶寬為100kHz時，VCO對于總相位噪聲的貢獻顯著
地降低，芯片所引起的相位噪聲占據了主導地位，在10kHz以內，總相位噪聲輸出
的曲線基本與芯片所引起的相位噪聲重合。由此可以得知，當環路帶寬較寬(如
100kHz)的情況下，針對鎖相環輸出信號進行相位噪聲測試，其結果基本能真正
反映芯片輸出的相位噪聲。
本文研究的ADF 4154的主要測試頻點為1.7452GHz(fPFD=25MHz,RSET=5.1k)，
根據測試要求進行綜合的考慮，設定了環路帶寬75kHz,相位裕度50°的約束條件。
在進行ADF 4153的外圍電路設計時，首先需要確認所使用的VCO型號及其標稱性能。
然后再根據ADI公司提供的ADIsim-PLL軟件進行三階環路濾波器的設計。從軟件得
出C1~C3、R2、R3的具體取值，再根據現有的標稱電容電阻值進行調整，反算出
實際設計的環路帶寬及相位裕度。實際數據如表1所示。
