當使用集成度較高的門電路芯片時
發布時間:2015/7/6 20:51:03 訪問次數:968
當使用集成度較高的門電路芯片時,如“二輸入端四與非門”、“六反相器”等,有可DS1805Z-010能出現閑置不用的門電路。這時,應使這些不用的門電路處于截止狀態,以便減少整個電路的功耗,有助于提高系統的可靠性。應將閑置“與非”門、“與或非”門或反相門的所有輸入端接地。前述其他“與非”門不使用的輸入端可接到該門的輸出端上,如圖7. 2c所示。
對于大多數的TTL電路,如果加上具有非常緩慢的上升沿和下降沿的波形,則在其輸出端容易出現不穩定的振蕩現象。因此,TTL電路的上升和下降時間不能過長。作為一般要求,構成邏輯電路時,該時間不能長于1 )11S;時序電路的時鐘脈沖輸入時,不長
于150ns。如果不得不在輸入端延長上升或下降時間的信號,則應接入施密特電路,經過波形整形之后,再輸入TTL電路.
為了防止浪涌電壓對TTL電路造成的破壞,可加圖7.3所示的保護電路。在圖7.3a中,二極管VD,用來防止輸入電壓超過電源電壓Vcc,電容器Cl用來吸收電源線上的高頻瞬變電壓。在圖7. 3b中,二極管VD,和VD2把正向輸入電壓限制在Vcc以下,并使負輸入電壓接地;二極管VD3防止輸出電壓降到地線電壓;電容器C.同樣用來吸收電源線上的高頻瞬變電壓。這里使用的三個保護二極管VD,、VDz和VD3最好采用瞬變電壓抑制二極管。
當使用集成度較高的門電路芯片時,如“二輸入端四與非門”、“六反相器”等,有可DS1805Z-010能出現閑置不用的門電路。這時,應使這些不用的門電路處于截止狀態,以便減少整個電路的功耗,有助于提高系統的可靠性。應將閑置“與非”門、“與或非”門或反相門的所有輸入端接地。前述其他“與非”門不使用的輸入端可接到該門的輸出端上,如圖7. 2c所示。
對于大多數的TTL電路,如果加上具有非常緩慢的上升沿和下降沿的波形,則在其輸出端容易出現不穩定的振蕩現象。因此,TTL電路的上升和下降時間不能過長。作為一般要求,構成邏輯電路時,該時間不能長于1 )11S;時序電路的時鐘脈沖輸入時,不長
于150ns。如果不得不在輸入端延長上升或下降時間的信號,則應接入施密特電路,經過波形整形之后,再輸入TTL電路.
為了防止浪涌電壓對TTL電路造成的破壞,可加圖7.3所示的保護電路。在圖7.3a中,二極管VD,用來防止輸入電壓超過電源電壓Vcc,電容器Cl用來吸收電源線上的高頻瞬變電壓。在圖7. 3b中,二極管VD,和VD2把正向輸入電壓限制在Vcc以下,并使負輸入電壓接地;二極管VD3防止輸出電壓降到地線電壓;電容器C.同樣用來吸收電源線上的高頻瞬變電壓。這里使用的三個保護二極管VD,、VDz和VD3最好采用瞬變電壓抑制二極管。
上一篇:防噪聲應用