基于AD6620和TMS320C6x的軟件無線電接收子系統
發布時間:2008/5/27 0:00:00 訪問次數:801
     王 乘 武漢大學電信學院(430072)倪 亮
     來源:《電子技術應用》
     摘要:介紹了一種數字中頻軟件無線電接收機的結構,并通過一個實例說明它的具體設計和實現方式。
    
    
     關鍵詞:數字下變頻器
     數字信號處理器 軟件無線電
     軟件無線電以其極強的靈活性和開放性代表著無線通信系統的發展趨勢。其想想是以一個通用、標準、模塊化的硬件平臺為依托,通過軟件編程實現無線通信系統的各種功能。
     軟件無線電提倡功能軟件化,要求減少模擬環節。對接收機而言,則要求模/數轉換盡可能靠近天線。在現階段,由于各種關鍵器件發展水平的限制,高頻信號的直接數字化及其數據處理在成本上還不合算,因此數字中頻軟件無線電加上少量的高頻模擬前端正成為理想軟件無線電的一種經濟、適用的選擇。本數字中頻接收子系統是基于數字下變頻器ddcad6620和數字信號處理器dsptms320c6701構建的。
     1 總體設計
     1.1 系統組成與信號處理流程
     系統基本結構如圖1所示。單片機實現數字下變頻器的引導和初始化;高速adc根據頻率源encode輸入的時鐘信號對輸入信號進行過采樣,并通過并行數據線向數字下變頻器輸出采樣結果;數字下變頻器根據單片機輸入的數據設定數控振蕩器nco頻率值、抽樣率以及數字濾波器系數,據此對采樣數據進行下變頻、降低數據率和低通濾波處理,并通過串口將數據提供給dsp進行處理。
     下面以一個實例說明信號處理流程。假設輸入的中頻信號的中心頻率為456khz,帶寬為20khz,fl、fh分別表示頻率下限和上,fl為446khz,fh為466khz。
     如果如用nyquist帶通采樣定理采樣并設采樣頻率為fs,則要求:
     fs=2(fl+fh)/(2n+1)
     其中,n的取值應滿足,fs≥2(fh-fl)時的n
     最大值。
     取n為20,則帶通取樣頻率為40.53khz。如圖2所示,(a)表示原始信號頻譜,(b)表示以40.53khz的采樣頻率采樣后的信號頻譜。對于處理信號而言,由于實際的20khz帶外還存在遞減的干擾信號,倘若以40.53khz采樣率進行采樣,就會出現較強的頻譜混疊。
     若用adc對信號進行20mhz過采樣,則如圖2(c)所示,相鄰信號頻譜之間的間隔大大加寬,可充分避免頻譜混疊。
     本系統采用高速a/d轉換芯片進行20mhz高速采樣,輸出的數據率為20mbps。在目前的技術條件下,倘若過高的數據率直接輸出給dsp,會占用dsp很多不必要的開銷,所以需加入數字下變頻器,在dsp前端將數據率降低。數字下變頻器的主要功能有3個:(1)變頻,將感興趣的信號的中心頻率變至零中頻;(2)濾波,濾除帶外干擾信號;(3)數率轉換,通過降低數率,提供利于后續電路處理的低速數據。
     1.2 硬件電路設計
     系統的硬件電路設計如圖3所示。
     /數模轉換器采用的是ad公司生產的ad6600[1],它具有同時處理兩路信號的能力。系統中main
     input向數/模轉換器ad6600輸入中頻模擬信號,encode給ad6600提供20msps的采樣時鐘。ad6600采樣后的結果通過并行數據線輸出給數字下變頻器,并行數據線包括11位數據線和3位rssi信號線(指數位)。
    
    
    
     數字下變頻器選用ad公司生產的ad6620[2]。如圖3所示,ad6620的時鐘信號是通過clk由ad6600提供的。ad6600和ad6620都有兩個數據通路a和b,具有同時處理兩路信號的能力,它們通過a/b選擇線協調相互間的工作模式。當ad6600只有一路信號需處理時,a/d
     王 乘 武漢大學電信學院(430072)倪 亮
     來源:《電子技術應用》
     摘要:介紹了一種數字中頻軟件無線電接收機的結構,并通過一個實例說明它的具體設計和實現方式。
    
    
     關鍵詞:數字下變頻器
     數字信號處理器 軟件無線電
     軟件無線電以其極強的靈活性和開放性代表著無線通信系統的發展趨勢。其想想是以一個通用、標準、模塊化的硬件平臺為依托,通過軟件編程實現無線通信系統的各種功能。
     軟件無線電提倡功能軟件化,要求減少模擬環節。對接收機而言,則要求模/數轉換盡可能靠近天線。在現階段,由于各種關鍵器件發展水平的限制,高頻信號的直接數字化及其數據處理在成本上還不合算,因此數字中頻軟件無線電加上少量的高頻模擬前端正成為理想軟件無線電的一種經濟、適用的選擇。本數字中頻接收子系統是基于數字下變頻器ddcad6620和數字信號處理器dsptms320c6701構建的。
     1 總體設計
     1.1 系統組成與信號處理流程
     系統基本結構如圖1所示。單片機實現數字下變頻器的引導和初始化;高速adc根據頻率源encode輸入的時鐘信號對輸入信號進行過采樣,并通過并行數據線向數字下變頻器輸出采樣結果;數字下變頻器根據單片機輸入的數據設定數控振蕩器nco頻率值、抽樣率以及數字濾波器系數,據此對采樣數據進行下變頻、降低數據率和低通濾波處理,并通過串口將數據提供給dsp進行處理。
     下面以一個實例說明信號處理流程。假設輸入的中頻信號的中心頻率為456khz,帶寬為20khz,fl、fh分別表示頻率下限和上,fl為446khz,fh為466khz。
     如果如用nyquist帶通采樣定理采樣并設采樣頻率為fs,則要求:
     fs=2(fl+fh)/(2n+1)
     其中,n的取值應滿足,fs≥2(fh-fl)時的n
     最大值。
     取n為20,則帶通取樣頻率為40.53khz。如圖2所示,(a)表示原始信號頻譜,(b)表示以40.53khz的采樣頻率采樣后的信號頻譜。對于處理信號而言,由于實際的20khz帶外還存在遞減的干擾信號,倘若以40.53khz采樣率進行采樣,就會出現較強的頻譜混疊。
     若用adc對信號進行20mhz過采樣,則如圖2(c)所示,相鄰信號頻譜之間的間隔大大加寬,可充分避免頻譜混疊。
     本系統采用高速a/d轉換芯片進行20mhz高速采樣,輸出的數據率為20mbps。在目前的技術條件下,倘若過高的數據率直接輸出給dsp,會占用dsp很多不必要的開銷,所以需加入數字下變頻器,在dsp前端將數據率降低。數字下變頻器的主要功能有3個:(1)變頻,將感興趣的信號的中心頻率變至零中頻;(2)濾波,濾除帶外干擾信號;(3)數率轉換,通過降低數率,提供利于后續電路處理的低速數據。
     1.2 硬件電路設計
     系統的硬件電路設計如圖3所示。
     /數模轉換器采用的是ad公司生產的ad6600[1],它具有同時處理兩路信號的能力。系統中main
     input向數/模轉換器ad6600輸入中頻模擬信號,encode給ad6600提供20msps的采樣時鐘。ad6600采樣后的結果通過并行數據線輸出給數字下變頻器,并行數據線包括11位數據線和3位rssi信號線(指數位)。
    
    
    
     數字下變頻器選用ad公司生產的ad6620[2]。如圖3所示,ad6620的時鐘信號是通過clk由ad6600提供的。ad6600和ad6620都有兩個數據通路a和b,具有同時處理兩路信號的能力,它們通過a/b選擇線協調相互間的工作模式。當ad6600只有一路信號需處理時,a/d