HRPG-ASCA53C圖6.5.17 74HC/HCT390中的一個異步二一十進制計數器的邏輯圖在例6.4.2中曾分析過一個異步五進制加計數電路,如果在其基礎上增加一級觸發器,便可構成異步二一十進制計數器。74HC/HCT390中集成的兩個相同的二一十進制計數器便是基于這樣的結構,圖6.5.17所示是其中一個計數器的邏輯圖。為了應用的靈活性,除清零信號C尺外,二進制計數器和五進制計數器的輸人端、輸出端均是獨立引出的。

例6.5.2 將圖6.5.17所示的電路按以下兩種方式連接:

CPO接計數脈沖信號,將O0與CP1相連。

CP1接計數脈沖信號,將o3與CPO相連。

試分析它們的邏輯輸出狀態。

解:按①方式連接時,計數脈沖先進行二分頻,然后進行五分頻。從0000狀態開始,依次分析,得到的狀態表如表6,5.8左半邊所示。Q3、Q2、Ol、O0輸出為8421 BCD碼。

按②方式連接時,計數脈沖先進行五分頻,然后再二分頻。分析得到的狀態表列于表6.5.8右半邊。可以看出,Q。的權值等于5,03、02、01的權值分別為4、2、1,這種編碼稱為5421 BCD碼。因此,電路構成5421 BCD碼計數器。

進制集成計數器;如果″<Ⅳ,則要用多個M進制計數器來構成。下面結合例題分別介紹這兩種情況的實現方法。

例6.5.3 用74LⅤC161構成九進制加計數器。

解:九進制計數器應有9個狀態,而74LVC161在計數過程中有16個狀態。因此屬于乃r)Ⅳ的情況。如果設法跳過多余的7個狀態,則可實現模9計數器。通常用兩種方法實現,即反饋清零法和反饋置數法。