FIFO sRAM多用來做數據緩沖器,特別適合用于需要長時間、不間斷、高速數據采集的緩沖器。

與ROM類似,SRAM也有串行結構。由于串行SRAM芯片減少了引腳數,所以可以做得非常小,通常用在速度要求不高,而體積要求非常小的系統中。

同步靜態隨機存取存儲器，sSRAM的基本結構及工作原理，隨著各種數據密集型應用(例如互聯網中的交換機、路由器、服務器,以及通信領域的無線基站和測試設各等)對速度要求的不斷提高,RAM和其他大規模及超大規模集成電路(例如Inte1的奔騰處理器)一樣,近些年也得到快速發展,同步靜態隨機存取存儲器(sSRAM②)是在SRAM基礎上發展起來的一種高速RAM。sSRAM與SRAM最主要的差別是,前者的讀寫操作是在時鐘脈沖節拍控制下完成的。因此,sSRAM最明顯的標志是有時鐘脈沖輸入端。為便于區別,上節介紹的SRAM也稱為異步SRAM(即ASRAM)。

sSRAM的基本結構如圖7.2.5所示。由圖中可以看出,sSRAM中除了有與SRAM類似的電路外,還增加了地址寄存器、輸人寄存器、讀寫控制邏輯電路和叢發③控制邏輯電路。其中,地址寄存器用來寄存地址線上的地址;輸人寄存器用于寄存數據線上要寫人的數據;讀寫控制邏輯電路內部也有寄存器,可以寄存各種使能控制信號,并將它們進行邏輯運算,生成最終的內部讀寫控制信號;叢發控制邏輯電路中包含一個2位的二進制計數器(也稱為叢發計數器),地址碼的最低2位且IA。經過該電路后再輸出。除輸出使能控制信號0E外,所有輸人均在時鐘脈沖CP的上升沿被取樣。

ADy是叢發使能控制信號,低電平時為一般模式讀寫,反之則采用叢發模First-in Firstoout的縮寫。系synchronous static Random Access Memo,的縮寫。系Burst的譯稱,快速連續發生。此處指只要給出首地址,便可在CP作用下連續讀/寫若干個地址單元的數據。