漏極引腳上的雙向模擬和數字信號
發布時間:2020/7/8 21:38:28 訪問次數:2104
不同廠商的技術各有差異,就臺積電而言,在扇出型晶圓封裝領域開發出了集成式扇出封裝技術(InFO),并于2014年宣布量產。臺積電采用的扇出型封裝技術,舍棄了原本扇入型封裝所使用的印刷電路版,直接將NAND、邏輯IC、RF射頻等器件嵌入晶圓,這就意味著,依靠扇出型封裝技術所得到的芯片厚度和成本都減少。
根據臺積電的說法,其扇出型封裝技術使芯片厚度減少20%,成本降低30%,同時互連功耗降低15%。以較小的功耗實現巨大的連接性,這正是超級計算AI芯片所需解決的問題。
盡管扇出型封裝技術比扇入型封裝先進,但考慮到安全性等因素,目前市場上只有手機應用處理器使用扇出型封裝,CPU和邏輯IC等依然使用扇入型封裝。基于其成本與厚度優勢,未來,可能會有越來越多的芯片采用扇出型封裝技術。此次臺積電與Cerebras的合作,也為扇出型封裝技術開拓了新市場。
是互補金屬氧化物半導體(CMOS)開關
提供1:1 SPST開關配置
帶有4個獨立控制的通道
1.5 V至5.5 V的寬工作電源允許用于
從服務器和通信設備到工業應用的廣泛應用
該器件支持源極(Sx)
和漏極(Dx)引腳上的雙向模擬和數字信號
可以傳輸高于VDD x 2的電源信號
最大輸入/輸出電壓為5.5 V
斷電保護TMUX1511
的信號路徑上高達3.6 V
的電壓可在電源電壓消除(VDD = 0 V)時提供隔離
如果沒有這種保護功能
開關可以通過內部ESD二極管為電源軌供電
從而對系統造成潛在損壞
故障保護邏輯電路
允許邏輯控制引腳上
的電壓施加在電源引腳之前
ADC34J4x是一款高線性度
超低功耗
四通道
14位
50 MSPS至160 MSPS模數轉換器(ADC)
這些器件專為支持要求苛刻
的高輸入頻率信號而設計
具有較大的動態范圍要求
時鐘輸入分頻器為系統時鐘架構設計
提供了更大的靈活性
而SYSREF輸入可實現完整的系統同步
ADC34J4x系列支持串行電流模式邏輯(CML
)和JESD204B接口
過一個差分對輸出
內部鎖相環(PLL)
將輸入ADC采樣時鐘乘以20
用于串行化每個通道的1
4位數據的位時鐘
ADC34J4x器件支持子類1
接口速度高達3.2 Gbps
ADC34J45
特征
四通道
14位分辨率
單1.8V電源
靈活的輸入時鐘緩沖器
除以1,-2,-4
SNR = 72 dBFS
SFDR = 86 dBc at
fIN = 70 MHz
超低功耗:
在160 MSPS時為203 mW / Ch
通道隔離:105 dB
內部抖動
JESD204B串行接口:
支持子類0,1,2
每個ADC支持一個通道
最高可達160 MSPS
支持多芯片同步
引腳到引腳兼容12位版本
包裝:
VQFN-48(7毫米×7毫米)
(素材來源:21IC和ttic和eechina.如涉版權請聯系刪除。特別感謝)
深圳市金嘉銳電子有限公司http://xczykj.51dzw.com/
不同廠商的技術各有差異,就臺積電而言,在扇出型晶圓封裝領域開發出了集成式扇出封裝技術(InFO),并于2014年宣布量產。臺積電采用的扇出型封裝技術,舍棄了原本扇入型封裝所使用的印刷電路版,直接將NAND、邏輯IC、RF射頻等器件嵌入晶圓,這就意味著,依靠扇出型封裝技術所得到的芯片厚度和成本都減少。
根據臺積電的說法,其扇出型封裝技術使芯片厚度減少20%,成本降低30%,同時互連功耗降低15%。以較小的功耗實現巨大的連接性,這正是超級計算AI芯片所需解決的問題。
盡管扇出型封裝技術比扇入型封裝先進,但考慮到安全性等因素,目前市場上只有手機應用處理器使用扇出型封裝,CPU和邏輯IC等依然使用扇入型封裝。基于其成本與厚度優勢,未來,可能會有越來越多的芯片采用扇出型封裝技術。此次臺積電與Cerebras的合作,也為扇出型封裝技術開拓了新市場。
是互補金屬氧化物半導體(CMOS)開關
提供1:1 SPST開關配置
帶有4個獨立控制的通道
1.5 V至5.5 V的寬工作電源允許用于
從服務器和通信設備到工業應用的廣泛應用
該器件支持源極(Sx)
和漏極(Dx)引腳上的雙向模擬和數字信號
可以傳輸高于VDD x 2的電源信號
最大輸入/輸出電壓為5.5 V
斷電保護TMUX1511
的信號路徑上高達3.6 V
的電壓可在電源電壓消除(VDD = 0 V)時提供隔離
如果沒有這種保護功能
開關可以通過內部ESD二極管為電源軌供電
從而對系統造成潛在損壞
故障保護邏輯電路
允許邏輯控制引腳上
的電壓施加在電源引腳之前
ADC34J4x是一款高線性度
超低功耗
四通道
14位
50 MSPS至160 MSPS模數轉換器(ADC)
這些器件專為支持要求苛刻
的高輸入頻率信號而設計
具有較大的動態范圍要求
時鐘輸入分頻器為系統時鐘架構設計
提供了更大的靈活性
而SYSREF輸入可實現完整的系統同步
ADC34J4x系列支持串行電流模式邏輯(CML
)和JESD204B接口
過一個差分對輸出
內部鎖相環(PLL)
將輸入ADC采樣時鐘乘以20
用于串行化每個通道的1
4位數據的位時鐘
ADC34J4x器件支持子類1
接口速度高達3.2 Gbps
ADC34J45
特征
四通道
14位分辨率
單1.8V電源
靈活的輸入時鐘緩沖器
除以1,-2,-4
SNR = 72 dBFS
SFDR = 86 dBc at
fIN = 70 MHz
超低功耗:
在160 MSPS時為203 mW / Ch
通道隔離:105 dB
內部抖動
JESD204B串行接口:
支持子類0,1,2
每個ADC支持一個通道
最高可達160 MSPS
支持多芯片同步
引腳到引腳兼容12位版本
包裝:
VQFN-48(7毫米×7毫米)
(素材來源:21IC和ttic和eechina.如涉版權請聯系刪除。特別感謝)
深圳市金嘉銳電子有限公司http://xczykj.51dzw.com/
上一篇:萬億級晶體管晶圓級處理器
上一篇:射頻模塊和所支持的多種調制方案
熱門點擊
- 低壓差穩壓器最大輸入電壓
- 電源驅動光耦電平電壓電路
- 微控制器向32位高速智能化
- 低功耗高頻頭電源及控制集成電路
- 數字X射線平板式探測儀的新型讀取集成電路
- 光探測器和前置放大器電路
- 高耐壓降壓型電源芯片晶體三極管選用技巧
- 漏極引腳上的雙向模擬和數字信號
- 傳感器和信號處理電路互連
- 芯片的耗電量功耗和性能特征
推薦技術資料
- 業余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細]