為了提高信道的有效利用率，如前所述采用了不等待確認幀返回就連續發送若干幀的方案。由于允許連續發送多個未被確認的幀 ，幀號就需采用多位二進制才能加以區分。因為凡被發出去尚未被確認的幀都可能出錯或丟失而要求重發，因而這些幀都要保留下來。發送方有較大的發送緩沖區保留可能要求重發的未被確認的幀。

緩沖區容量總是有限的，如果接收方不能以發送方的發送速率處理接收到的幀，則還是可能用完緩沖容量而暫時過載。為此，可引入類似于空閑RQ控制方案的調整措施，其本質是在收到一確定幀之前，對發送方可發送的幀的數目加以限制。這是由發送方調整保留在重發表中的待確認幀的數目來實現的。如果接收方來不及時對心到的幀進行處理，則便停發確認信息，此時發送方的重發送方的重發表就會增長，當達到重發表限度時，發送方就不再發送新幀，直至再次收到確認信息為止。

發送方存放待確認幀的重發表中，應設置待確認幀數目的最大限度，這一限度被稱為鏈路的發送窗口。如果窗口設置為1，即發送方緩沖能力僅為一個幀，則傳輸控制方案就回到了空閑RQ方案，此時傳輸效率很低。故窗口限度應選為使接收方盡量能處理或接受收到的所有幀。當然選擇時還必須考慮諸如幀的最大長度、可使用的緩沖存空間以及傳輸速率等因素。

制造商:TE Connectivity產品種類:編碼器RoHS:是系列:DP11產品:Magnetic Encoders端接類型:Through Hole軸類型:Round / Plain帶開關:Pushbutton Switch封裝:Bulk大小/尺寸:11.7 mm x 13.8 mm商標:TE Connectivity / Citec產品類型:Encoders工廠包裝數量:1000子類別:Encoders零件號別名:5-1879323-1

高速數據傳輸技術是現代信息技術的前沿科技，同時也是整個數據鏈技術的瓶頸之一，為此技術人員不斷地尋找新的方法。CPCI(Compact PCI)總線就是其中一個解決方案。CPCI總線是當前流行的高速嵌入式計算機總線，目前大多數嵌入式計算機系統的接口最終都要經過CPCI總線與計算機內存進行交互。CPCI的總線規范保證了其具有良好的兼容性和可靠性。

系統主要由PCI9054和FPGA構成，系統結構圖以及信號連接。通過利用FPGA的可編程性，可實現更多的擴展功能，如與DSP，A/D等不同速率間接高速通信等。協議轉換芯片PCI9054的作用就是保證本地數據采集板卡和主CPU板卡之間的數據可以高速準確地傳輸。

整個CPCI接口的設計思路為：FPGA通過橋接芯片PCI9054與CPCI總線連接，其內部使用異步雙口RAM來進行高速數據的緩沖，通過使用VerilogHDL語言編程來控制FPGA中的異步雙口RAM，以實現系統數據在嵌入式CUP板卡內存與CPCI板卡之間的高速傳輸。

PCI9054提供了3種物理總線接口：CPCI總線接口、LOCAL總線接口和串行EPROM接口。其中CPCI總線接口協議在嵌入式操作系統中的驅動包已經帶有，而串行EEPROM的初始化是由PLX公司的PLXMON軟件在嵌入式操作系統中進行在線燒寫的，所以本系統設計的重點就是關于LOCAL總線接口的控制.