外設包括有8/10位ADC，有全雙方的雙倍緩沖器的UART，8/16位PPG計時器和16位I/O計時器。

其它的特性包括有內置的PLL時鐘頻率倍頻電路，有4MHz時鐘的指令執行時間62.5ns以及16MB CPU存儲器空間。

器件為48引腳LQFP封裝的CMOS器件，有34個端口，包括四個大電流輸出。

該芯片是解決大吞吐量點對點應用中EMI和互連尺寸問題的理想方案。它可以和接收器DS90CR486一起使用，能向下兼容其它的通道鏈接器如DS90CR482和DS90CR484。

從寬TTL總線降低到幾個LVDS線，減少了電纜和連接器的尺寸，從而降低了成本。

DS90CR485的主要性能如下：高達6.384Gbps吞吐量；66MHz-133MHz輸入時鐘；預加重能降低電纜負載效應；DC平衡降低了內部符號干擾(ISI)失真；低功耗2.5V電源；100引腳TQFP封裝；和TIA/EIA-644-A LVDS標準兼容。

這一套解決方案包括免費的參考設計，詳細的應用手冊和評估板，用以描述和驗證400Mbps DDR SDRAM接口，使用戶能用這些工具設計在Xilinx Virtex-II和Virtex-II Pro FPGA實現的功能強大靈活的存儲器接口。

200MHz DDR SDRAM接口解決方案有自由合成參考設計，用32位總線得到數據速率400Mbps，在控制器總線上提供速率12.8Gbps的數據吞吐量。設計很容易比例放大成64位總線，帶寬為25.6Gbps。

DCM和在Virtex-II Pro FPGA靈活的選擇I/O性能不需要特殊的時鐘發生器，I/O驅動器和板上外部端子。評估板采用Virtex-II XC2V1000-5作為128MB X8配置中的Micro DDR SDRAM的主接口，提供一種極好的平臺去研究和驗證DDR SDRAM控制器功能。

來源：eccn.如涉版權請聯系刪除。圖片供參考