延時步進可調邊沿極窄脈沖信號進行等效采樣重構波形關鍵技術
發布時間:2024/9/21 20:33:05 訪問次數:50
高性能多核系統、復雜總線互連、大容量存儲接口、高速外設接口、數模混合設計的片上系統級芯片成為主流，芯片設計復雜度和規模日益增加。
相較于設計，芯片驗證面臨的瓶頸問題更為嚴重，驗證花費的時間往往占據了芯片整體研發周期的70%以上。
在芯片設計復雜性指數級增長的大趨勢下，既不犧牲功能驗證的完備性，同時又縮短驗證周期、降低驗證成本成為當下芯片驗證方法學探索的重要課題。
對于ADC采樣率的研究最高可達20GS/s，對于獲取10GHz以上高頻信號，只能依賴于國外高速采集模塊，且高速ADC一般僅有6~8bit，轉換位數變低，采樣精細度也隨之降低，而等效采樣作為前沿技術，可以在信號的不同周期進行順序采樣，極大地降低了對采樣率的要求，且可以實現14 bit及以上垂直分辨率，提高了采樣精細度。
對信號進行等效采樣，關鍵在于被測高頻信號周期極短，需要一種極窄脈沖信號作為本振信號在ps級時間內觸發信號。
故產生一種延時步進可調,邊沿極窄的脈沖信號是進行等效采樣、重構波形的關鍵技術。
通過以嵌入式計算機為核心的數據采集系統來實現；由于外部電路的增加，不便于外場攜帶和測試，不可避免地增加了測試系統的開發難度和信號傳輸處理的損失，可能還會導致數據同步解調異常和信噪比的惡化等，給被測試通路的測試帶來一些不確定性。
深圳市恒凱威科技開發有限公司http://szhkwkj.51dzw.com
高性能多核系統、復雜總線互連、大容量存儲接口、高速外設接口、數模混合設計的片上系統級芯片成為主流，芯片設計復雜度和規模日益增加。
相較于設計，芯片驗證面臨的瓶頸問題更為嚴重，驗證花費的時間往往占據了芯片整體研發周期的70%以上。
在芯片設計復雜性指數級增長的大趨勢下，既不犧牲功能驗證的完備性，同時又縮短驗證周期、降低驗證成本成為當下芯片驗證方法學探索的重要課題。
對于ADC采樣率的研究最高可達20GS/s，對于獲取10GHz以上高頻信號，只能依賴于國外高速采集模塊，且高速ADC一般僅有6~8bit，轉換位數變低，采樣精細度也隨之降低，而等效采樣作為前沿技術，可以在信號的不同周期進行順序采樣，極大地降低了對采樣率的要求，且可以實現14 bit及以上垂直分辨率，提高了采樣精細度。
對信號進行等效采樣，關鍵在于被測高頻信號周期極短，需要一種極窄脈沖信號作為本振信號在ps級時間內觸發信號。
故產生一種延時步進可調,邊沿極窄的脈沖信號是進行等效采樣、重構波形的關鍵技術。
通過以嵌入式計算機為核心的數據采集系統來實現；由于外部電路的增加，不便于外場攜帶和測試，不可避免地增加了測試系統的開發難度和信號傳輸處理的損失，可能還會導致數據同步解調異常和信噪比的惡化等，給被測試通路的測試帶來一些不確定性。
深圳市恒凱威科技開發有限公司http://szhkwkj.51dzw.com
相關技術資料- 11-21業內首款HBM4控制器IP技術優勢及計算應用
- 11-21ARM Cortex-A系列處理器算法運算̴
- 11-21AI ISP的技術優勢和市場發展趨勢詳情
- 11-21全球折疊屏柔宇顯示技術應用優勢及市場發展趨勢分析
- 11-21新一代服務器芯片 3C6000 系列發展優勢
- 11-21 80 TOPS 算力智能駕駛專用芯片
- 11-20高集成離線反激式開關 IC技術參數架構應用概述
- 11-20三通道雙向直流電源EA-PSB 20000 Triple̴
- 11-20新款USB PD3.1 EPR 240W技術參數標準及設計
- 11-20液晶顯示（LCD）面板和電視市場發展趨勢
- 11-20全新Arm v9架構集成5G基帶應用詳解
- 11-20定制芯片BYD 9000先進4nm制程工藝
公網安備44030402000607
