關鍵詞：電磁干擾(EMC)；DSP；PWM；MOTOR��

    電磁干擾在工業控制中越來越成為一個嚴重的問題［1］。在使用TMS320C24X DSP控制器來控制數字電機的應用中，如何減少電磁干擾也是一個重要的問題。在電機控制中，一方面，要在電路設計上盡量減少電磁干擾的產生，另一方面，因為最大的電流在PWM控制H橋（優化的PWM的開關模式）中是具有代表性的，同樣的空間矢量PWM之和或者不穩定的PWM載波信號能更進一步地減少電磁干擾，我們可采用最適宜的PWM模式，使用軟件代碼技術來減少電磁干擾。下面我們就從硬件和軟件兩方面來分析說明電磁干擾的產生及減少電磁干擾的措施［2］。

    1 電路設計時電磁干擾的產生及措施

��  在電磁電路中的電磁兼容性很大范圍是由線路貯藏和互相連接的成分決定的。有從天線返回的相應信號列是能放射出電磁能量的，其最主要是由于電流幅值、頻率和電流線圈的幾何面積決定的。通常，有3個主要的電磁干擾來源：電源、高頻信號、振蕩器電路。下面我們分別分析產生原因及其防范措施。

    1.1 電源

��  當1個CMOS反向換流器在改變輸出狀態時，兩個晶閘管會有一段很短的時間同時導通。這會使電流增長很快，導致在電源線路上出現電流尖峰，引起一段或長或短的電源線路的短路，這被證實是產生電磁干擾的一個重要原因。

��  減弱電源電壓的波動，使其接近1個100 nF瓷旁路電容器的供應，是十分有效的。然而，由于電路的寄生成份，例如集成和電源線路的阻抗，旁路電容器是不能有效減少電流峰值的，因此也不能減少輻射干擾。為了抑制這些電流尖峰（至少在電源線路上）使其不擴展到其他部位，我們用一個方法可以做到，就是在極間耦合電容器和電源線路之間增加1個感應線圈LH，如圖1所示。LH應接近TMS320F24X DSP芯片，以方便干擾被抑制。

    1.2 信號回路

��  高頻信號回路，例如較低地址線、時鐘信號、串行口等等，通常由幾個并聯的100 k和10k的負載，來產生1個CMOS的信號輸出，帶或者不帶這負載會產生一個很高的電流峰值。

　　我們可用2種方法來減少這方面造成的電磁干擾,第1種是盡可能地減少這些電流，方法是在輸出接1個大約為50 Ω的電阻。傳輸線原理表明這個電阻（內部+外部電阻）只要小于或者等于一般的線路阻抗值70~120 Ω的話，對速率是沒有什么負面影響的。第2個防范措施是使天線盡可能的小，最有效的方法是僅僅保持臨界線路（優先時鐘回路、低地址回路、其他數據回路）盡可能的短。TMS320C24x的CPU時鐘倘若復位后由CLKOUT1提供，在不使用時最好切斷他。當外存儲器不用時，可以通過拉高或拉低數據線來避免由于懸空輸入端而引起的任何電流［4］。

    1.3 振蕩器

��  在數字系統中最高的連續頻率通常是由時鐘發生器產生的，在C24x DSP的內部振蕩器中使用1個晶體，這有助于減少高頻電流，同時被電流通路圍住的面積會減少電磁干擾。由于晶體在共振頻率上的幾百kΩ的高阻抗，電流在引起晶體共振的頻率上是很小的。然而CMOS反向換流器的輸出電壓是1個包含諧波的方波信號，所以晶體不再表示為1個高阻抗，這會引起很大的電流。解決辦法是加上1個串聯電阻使這些電流成分減少。

��  2個旁路電容器會在振蕩頻率時產生1個很小的電阻，因此會存在1個重要的電流回路CsXCs。為了使輻射最小，面積要盡可能的小。圖1提供了1個外部晶體與TMS320F241 DSP相連的方案。串聯電阻的大小為1 kΩ，晶體的并聯電阻可以根據要求來接入。

    2 優化PWM模式，減少電磁干擾

��  當印刷電路板完成后，TMS320C24x DSP的PWM單元可以用來提供1個優化的開關模式，來進一步減少電磁干擾的產生。接著考慮的是制作1個由DSP來驅動的三相H橋。

    2.1 PWM模式