基于MAX7044/7033的無線收發電路
發布時間:2007/8/29 0:00:00 訪問次數:670
MAX7044是基于晶振PLL 的VHF/UHF發射器芯片,在300 MHz~450 MHz頻率范圍內發射OOK/ASK數據,數據速率達到100 kbps,輸出功率+13 dBm(50Ω負載),電源電壓+2.1~+3.6 V,電流消耗在2.7 V時僅7.7 mA。工作溫度范圍一40℃~+125℃,采用3 mm×3 mm SOT23 - 8封裝。
MAX7033是一個完全集成的低功耗CMOS超外差接收器芯片,接收頻率范圍在300 MHz~450 MHz的ASK信號。接收器射頻輸入信號范圍從一114 dBm-0dBm。MAX7033芯片內部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數據信號恢復等電路。工作電壓+3.3 V或+5.0V,250μs啟動時間,低功耗模式電流消耗<3.5μA,工作溫度-40℃~+105℃,采用TSSOP-28和薄形QFN-EP* *-32封裝。
MAXT044發射器芯片與接收器芯片MAX7033配套,適合汽車遙控、無鍵進入系統、安防系統、車庫門控制、家庭自動化、無線傳感器等應用。
1 基于MAX7044的發射器電路
MAX7044引腳功能如表1所列。
MAX7044芯片內部包含功率放大器(PA)、晶體振蕩器(crystal oscillator)、驅動器(driver)、數據有效檢測電路(data activity detector)、鎖定檢測電路(10ck detect)、鎖相環(32x PLL)、分頻器(/16)等電路。
(1)低功耗模式
MAX7044有一個自動的低功耗模式(shutdown mode)控制方式。如果DATA引腳在一個確定的時間(等待時間)內沒有動作,器件自動進入低功耗模式。等待時間大約是216個時鐘周期,在315 MHz頻率大約為6.66ms,在433 MHz頻率大約為4.84 ms。進入低功耗模式的等待時間為
式中,fRF是射頻發射頻率。
當器件在低功耗模式時,在DATA信號的上升沿“熱”啟動晶振和PLL,晶振和PLL在數據發射前需要220μs的建立時間。
(2)鎖相環PLL
PLL(Phase-Locked Loop)功能塊包含有相位檢波器,充電泵、集成的回路濾波器、VCO、異步時鐘分頻器、驅動器和晶體振蕩器。除了晶振,PLL不需要其他外部元器件。基準頻率和載波頻率的關系為 fXTAL=fRF/32
在PLL鎖定前,鎖定檢測電路防止功率放大器發射.另外,如果失去載波頻率,器件將關閉功率放大器。
(3) 功率放大器
MAX7044的功率放大器(power amplitier)是一個高效率的、漏極開路、C類放大器,使用合適的輸出匹配網絡,功率放大器能夠驅動簡單的PCB環行天線和各種形式的50Ω天線。
在典型應用電路中,使用電源電壓+2.7 V,電路輸出電平可達到+13 dBm,整個效率可以達到48%。
(4) 時鐘緩沖輸出
MAX7044在CLKOUT引腳端提供一個緩沖的時鐘輸出(buffered clock output),可供微控制器等器件使用。CLKOUT的輸出頻率是晶振頻率的1/16。對于315 MHz射頻發射頻率,使用的晶振頻率是9.843 75 MHz,提供的時鐘頻率是615.2 kHz。對于433.92 MHz的射頻發射頻率,使用的晶振頻率為13.56 MHz,提供的時鐘頻率為847.5 kHz。當器件在低功耗模式時,時鐘輸出無效。數
據發射時,在220μs時間之后,時鐘輸出穩定。一個MAX7044的典型應用電路如圖1所示。
2 基于MAX7033的接收器電路
MAX7033引腳功能如表2所列。
MAX7033芯片內部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數據信號恢復等電路。
(1)電壓調節器
使用單3.0~3.6 V電源電壓,直接連接AVDD、DVDD和VDD5到電源電壓。使用單4.5~5.5 V電源電壓,連接VDD5到電源電壓。片上的電壓調節器(voltage regulator)產生AVDD引腳端需要的3.2 V電壓。DVDD和AVDD兩個引腳端必須連接在一起,盡可能地靠近DVDD和AVDD引腳端連接1個0.01 μF的旁路電容到地(AGND)。
(2)低噪聲放大器LNA
LNA(Low-Noise Amplifier)是一個nMOS的共基共射放大器,需要使用片外的電感,具有3.0 dB的噪聲系數和一12 dBm的IIP3。增益和噪聲系數與在天線與LNA輸入端之間的匹配網絡和在LNA輸出與混頻器之間的LC諧振網絡有關。需要從LNASRC引腳端連接一個電感到地(AGND)。這個電感設置在LNAIN引腳端的輸入阻抗的實部,可以實現更多靈活的阻抗匹配,如使用PCB導線得到天線形式。對于50 Ω的輸入阻抗,這個電感值為15 nH。注意這個電感值會受PCB導線長度的影響。
LC諧振濾波器連接到LNAOUT引腳端,由L3和C2組成(見典型應用電路)。選擇L3和C2,諧振在要求的射頻輸入頻率。諧振頻率由
MAX7044是基于晶振PLL 的VHF/UHF發射器芯片,在300 MHz~450 MHz頻率范圍內發射OOK/ASK數據,數據速率達到100 kbps,輸出功率+13 dBm(50Ω負載),電源電壓+2.1~+3.6 V,電流消耗在2.7 V時僅7.7 mA。工作溫度范圍一40℃~+125℃,采用3 mm×3 mm SOT23 - 8封裝。
MAX7033是一個完全集成的低功耗CMOS超外差接收器芯片,接收頻率范圍在300 MHz~450 MHz的ASK信號。接收器射頻輸入信號范圍從一114 dBm-0dBm。MAX7033芯片內部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數據信號恢復等電路。工作電壓+3.3 V或+5.0V,250μs啟動時間,低功耗模式電流消耗<3.5μA,工作溫度-40℃~+105℃,采用TSSOP-28和薄形QFN-EP* *-32封裝。
MAXT044發射器芯片與接收器芯片MAX7033配套,適合汽車遙控、無鍵進入系統、安防系統、車庫門控制、家庭自動化、無線傳感器等應用。
1 基于MAX7044的發射器電路
MAX7044引腳功能如表1所列。
MAX7044芯片內部包含功率放大器(PA)、晶體振蕩器(crystal oscillator)、驅動器(driver)、數據有效檢測電路(data activity detector)、鎖定檢測電路(10ck detect)、鎖相環(32x PLL)、分頻器(/16)等電路。
(1)低功耗模式
MAX7044有一個自動的低功耗模式(shutdown mode)控制方式。如果DATA引腳在一個確定的時間(等待時間)內沒有動作,器件自動進入低功耗模式。等待時間大約是216個時鐘周期,在315 MHz頻率大約為6.66ms,在433 MHz頻率大約為4.84 ms。進入低功耗模式的等待時間為
式中,fRF是射頻發射頻率。
當器件在低功耗模式時,在DATA信號的上升沿“熱”啟動晶振和PLL,晶振和PLL在數據發射前需要220μs的建立時間。
(2)鎖相環PLL
PLL(Phase-Locked Loop)功能塊包含有相位檢波器,充電泵、集成的回路濾波器、VCO、異步時鐘分頻器、驅動器和晶體振蕩器。除了晶振,PLL不需要其他外部元器件。基準頻率和載波頻率的關系為 fXTAL=fRF/32
在PLL鎖定前,鎖定檢測電路防止功率放大器發射.另外,如果失去載波頻率,器件將關閉功率放大器。
(3) 功率放大器
MAX7044的功率放大器(power amplitier)是一個高效率的、漏極開路、C類放大器,使用合適的輸出匹配網絡,功率放大器能夠驅動簡單的PCB環行天線和各種形式的50Ω天線。
在典型應用電路中,使用電源電壓+2.7 V,電路輸出電平可達到+13 dBm,整個效率可以達到48%。
(4) 時鐘緩沖輸出
MAX7044在CLKOUT引腳端提供一個緩沖的時鐘輸出(buffered clock output),可供微控制器等器件使用。CLKOUT的輸出頻率是晶振頻率的1/16。對于315 MHz射頻發射頻率,使用的晶振頻率是9.843 75 MHz,提供的時鐘頻率是615.2 kHz。對于433.92 MHz的射頻發射頻率,使用的晶振頻率為13.56 MHz,提供的時鐘頻率為847.5 kHz。當器件在低功耗模式時,時鐘輸出無效。數
據發射時,在220μs時間之后,時鐘輸出穩定。一個MAX7044的典型應用電路如圖1所示。
2 基于MAX7033的接收器電路
MAX7033引腳功能如表2所列。
MAX7033芯片內部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數據信號恢復等電路。
(1)電壓調節器
使用單3.0~3.6 V電源電壓,直接連接AVDD、DVDD和VDD5到電源電壓。使用單4.5~5.5 V電源電壓,連接VDD5到電源電壓。片上的電壓調節器(voltage regulator)產生AVDD引腳端需要的3.2 V電壓。DVDD和AVDD兩個引腳端必須連接在一起,盡可能地靠近DVDD和AVDD引腳端連接1個0.01 μF的旁路電容到地(AGND)。
(2)低噪聲放大器LNA
LNA(Low-Noise Amplifier)是一個nMOS的共基共射放大器,需要使用片外的電感,具有3.0 dB的噪聲系數和一12 dBm的IIP3。增益和噪聲系數與在天線與LNA輸入端之間的匹配網絡和在LNA輸出與混頻器之間的LC諧振網絡有關。需要從LNASRC引腳端連接一個電感到地(AGND)。這個電感設置在LNAIN引腳端的輸入阻抗的實部,可以實現更多靈活的阻抗匹配,如使用PCB導線得到天線形式。對于50 Ω的輸入阻抗,這個電感值為15 nH。注意這個電感值會受PCB導線長度的影響。
LC諧振濾波器連接到LNAOUT引腳端,由L3和C2組成(見典型應用電路)。選擇L3和C2,諧振在要求的射頻輸入頻率。諧振頻率由
深圳服務熱線:13692101218 13751165337
粵ICP備09112631號-6(miitbeian.gov.cn)
公網安備44030402000607
深圳市碧威特網絡技術有限公司
付款方式