摘要：介紹MAXl224，MAxl225系列12位串行模/數轉換器(ADC)，該系列器件具有低功耗、高速、串行輸出等特點。詳細描述MAX1224/MAX1225的功能、原理和使用方法，給出在AT89C51型單片機控制下該系列A/D轉換器在數據采集系統中的應用及電路連接方法。
1 引言
MAXl224/MAXl225系列12位模/數轉換器(ADC)具有低功耗、高速、串行輸出等特點，其采樣速率最高可達1．5Ms/s，在+2．7V至+3．6V的單電源下工作，需要1個外部基準源；可進行真差分輸入，較單端輸入可提供更好的噪聲抑制、失真改善及更寬的動態范圍；同時，具有標準SPITM/QSPITM/MI-CROWWIRETM接口提供轉換所需的時鐘信號，可以方便地與標準數字信號處理器(DSP)的同步串行接口連接。

MAX1224允許單極性模擬輸入，MAX1225允許雙極性模擬輸入。該系列轉換器可運行于局部關斷模式和完全關斷模式，能夠將2次轉換之間的電源電流分別降低至1mA(典型值)和1μA(最大值)；具有1個獨立的電源輸入，可直接與+1．8V到VDD的數字邏輯接口。此外，該系列還具有轉換速度高、交流性能好和直流準確度高等特性。

MAX1224/MAX1225的主要特點如下：
●1．5Ms/s采樣速率；
●功耗僅18mW(典型值)；
●關斷電流僅1μA(最大值)；
●高速、SPI兼容、3線串行接口；
●525kHz輸入頻率下69dB的S/(N+D)；
●內部真差分采樣，保持(T/H)；
●外部基準源；
●無流水線延遲。

2 封裝及引腳功能
MAXl224/MAXl225采用小巧的12引腳TQFN封裝，其引腳排列如圖1所示。各個引腳的功能如表l所示。

3 內部結構及工作原理
MAX1224/MAX1225采用輸入采樣，保持和逐次逼近寄存器(SAR)電路，將模擬輸入信號轉換為12位數字輸出信號。串行接口僅需要3條連接線(SCLK、CNVST和DOUT)，提供了與微處理器(μP)和DSP的便利連接。圖2給出簡化的MAX1224/MAX1225內部結構。

3．1真差分模擬輸入采樣/保持器
MAXl224/MAXl225的輸入結構由采樣/保持器、比較器及開關型數，模轉換器(DAC)構成。在上次轉換的第14個SCLK上升沿，采樣，保持器進入其采樣模式。一旦上電，采樣/保持器就立即進入其采樣模式。輸入電容器正極連接至AIN+，輸入電容器負極與AIN-相連。在CNVST的下降沿采樣/保持器進入保持狀態，轉換正負輸入之間采樣的差值。采樣／保持器采集輸入信號所需的時間取決于其輸入電容器的充電速度。如果輸入信號源的阻抗較高，那么采樣時間會延長。

3．2輸入帶寬
ADC的輸入采樣電路具有15MHz的小信號帶寬，使其能夠數字化高速瞬變信號，以及通過使用欠采樣技術測量帶寬超過ADC采樣速率的周期信號。為了避免高頻干擾信號進入有用的頻段，建議采用抗混疊濾波器。

3．3上電初始化與啟動轉換
在初始上電后，MAX1224/MAX1225要求1個完整的轉換周期，以初始化內部校準電路。完成初始化轉換之后，準備好正常工作。僅在硬件上電后，需要進行初始化，而在退出局部關斷模式或者完全關斷模式之后并不需要。CNVST拉低將啟動1次轉換。在CNVST信號的下降沿，采樣/保持器進入其保持模式，啟動轉換過程。SCLK提供轉換時鐘，數據隨后從DOUT串行移出。

3．4時序與控制
啟動轉換和讀數據操作由CNVST和SCLK端的數字輸入信號控制。圖3示出時序關系，描述串行接口的工作方式。

CNVST的下降沿啟動1次轉換時序：采樣，保持器保持輸入電平，ADC開始轉換，DOUT從高阻態變為邏輯低電平。SCLK用于驅動轉換進程，并串行輸出每個轉換完成的數據位。

在第4個SCLK上升沿之后，SCLK開始移出數據。在每個SCLK上升沿的tDOUT之后，DOUT輸出才有效，并且在下1個上升沿之后，還將保持4ns(tp-HOLD)的有效時間。第4個時鐘上升沿在DOUT引腳輸出轉換結果的MSB位，并且MSB在第5個上升沿之后保持4ns的有效時間。由于共有12個數據位和3個引導零位，所以至少需要16個時鐘上升沿移出所有位。為了連續工作，需要在第14個和第16個SCLK上升沿之間將CNVST拉高。如果CNVST信號在第16個SCLK周期的下降沿保持低電平，DOUT端會在CNVST的上升沿或者下1個SCLK上升沿變為高阻態。

3．5局部關斷模式和完全關斷模式
將MAX1224/MAX1225設置為局部關斷模式或者完全關斷模式，會顯著降低器件的