引 言

    現場可編程門陣列fpga(field programmable gate array)是一種集通用性強、設計靈活、集成度高和編程方便等諸多優點于一身的現場可編程asic。自1985年美國的xilinx公司推出fpga產品并取得成功以后，fpga發展迅猛，門數不斷提升，達到數百萬門的規模；產品種類日益豐富，性能不斷完善，在軍事、通信、醫療、消費類電子等各領域發揮了巨大的作用。

   &nbsilinx公司的fpga具有很高的性價比，其集成開發環境ise和webpack效率高、界面友好，因此在業界有著廣泛的應用。通常對xilinx公司的fpga配置采用專用的配置芯片，速度較快，其價格也正逐步降低。筆者為配合某電力測量儀表的開發，對xilinx公司的spartanii系列fpga的配置方案進行了探索，總結出一套成本低廉、接口簡單、便于移植的方法。該方法采用megawin公司的1mb大容量串行e-flash存儲器mm36sb010存放fpga配置文件，通過mcu在被動串行模式下完成了對xc2s30的在線配置。

    1 spartanll配置簡介

   &nbsilinx公司的spartanii系列fpga產品成熟。該系列是采用0.18 μ m工藝的2.5v低電壓fpga芯片，功耗低，可無限次編程。xc2s30是該系列fpga中的一款，總門數達3萬門，可以實現電力測量儀表中采樣數據的串行編碼和多cpu間的數據交換的功能。

   &nbsc2s30采用cmos sram工藝。由于sram的易失性，斷電后配置信息消失，因此上電時必須對該芯片重新配置才能使其正常工作。本節將詳細介紹xc2s30的配置方式。該配置方式對spartanli系列的其它fpga同樣適用。

    1.1 配置模式

   &nbsc2s30支持4種配置模式：被動串行模式（slave serialmode）、主動串行模式(master serial mode)、被動并行模式(slave parallel mode)和邊界掃描模式(boundary-scanmode)。在每次芯片上電初始化完畢后，芯片將采樣模式引腳m[2：0]以決定配置模式。配置引腳狀態和配置模式的關系如表1所列。(x代表任意狀態。)

    根據不同的應用場合，用戶可以選擇不同的配置方式。在xc2s30內部邏輯設計階段，可采用邊界掃描模式進行配置。配置文件可通過xilinx公司的下載電纜(如xilinx并行下載電纜)下載到芯片，便于在線調試。但是在產品成品階段，已經設計好的配置文件必須存儲于eeprom或者flash等非易失的存儲器中。在系統上電時，外圍器件通過fpga配置引腳將配置文件傳送至fpga中，從而使其正常工作。根據用戶的需要，可以選擇主動串行模式、被動串行模式和被動并行模式。其中串行的兩種模式需要的i/o口資源較少，但速度較慢；被動并行模式需要的i/o口資源較多，速度也較快。根據本系統的設計要求，選擇了占用i/0口資源較少的被動串行模式對xc2$30進行配置。

    1.2 被動串行模式下的配置引腳

    在被動串行模式下，所用到的配置引腳為模式選擇m[2:0]、配置時鐘cclk、配置復位program、配置完成done、配置數據串行輸入din和初始化狀態init。

    1.3 被動串行模式下的配置步驟及時序

   &nbsc2s30上電后，當內核和i/o口電源引腳電壓達到高電平或者用戶將program引腳置低時，芯片便進入初始化狀態。此后芯片將init引腳置低，代表芯片正在清空配置存儲器，清空完成后init引腳將被置高，代表清空完畢。在init的上升沿，模式選擇引腳m[2:0]被采樣，以決定配置模式，若為11x則采用被動串行模式。此后配置文件信息可以通過cclk和din兩個配置引腳輸入至xc2s30中。配置數據在cclk的上升沿采樣。在配置期間芯片會自動進行crc錯誤檢驗。若發生了crc校驗錯誤，init引腳將被置低，用戶可以檢測該引腳判斷配置過程中是否出現錯誤。當配置文件成功輸入至芯片中，芯片置done引腳為高，用戶可檢測該引腳判斷配置是否成功。此后芯片進入正常工作狀態。配置流程如圖1所示。

    2 mm36sb010的讀寫方式

    mm36sb010是megawin公司生產的大容量spi串行e-f1ash存儲器。該芯片具有低功耗(小于4ma)、寬電壓(2.4～5.5v)、高速(8mhz工作頻率)、大容量(1mb)和小頁面(每頁128b)、低成本等諸多優點，特別適合于消費電子、通信、工業控制等領域的應用。該芯片可工作在2線或者3線串行總線方式。本方案使用該芯片存儲fpga配置文件，讀寫接口簡單，速度快。

    mm36sb010的容量為