隨著蜂窩電話變得越來越先進，系統工作時的功耗以及待機時的功耗也隨之增加。因此，便攜式無線設備的電源管理設計在 i/o 接口、能量管理以及電池使用壽命方面都面臨著新的挑戰。

    數字設計人員在業界率先實施了采用超深亞微米（0.13μm、0.09μm及0.065μm）的微處理器，他們發現，采用更薄的氧化物以及更短的通道長度能夠產生速度更快的晶體管。模擬基帶 (abb) 與射頻 (rf) 設計人員也緊隨其后，努力尋求一種集成方法，以便為其最終客戶提供單芯片無線解決方案。

    但是，電壓的縮放比例無法與晶體管的縮放比例保持一致，這就導致了系統解決方案的漏電問題很嚴重，而漏電必然會縮短電池使用壽命。幸運的是，我們可用某些電源管理技術來降低單芯片解決方案的功耗。

    可確定的電源損耗形式有三種：工作電流消耗，待機電流消耗（有時也指休眠模式），關閉模式下的漏電消耗。在工作模式中，功耗是靜態偏置電流功耗與平均開關或時鐘（動態）功耗的總和。待機是一種低功耗狀態，因為時鐘已經被選通　(gated) 或關閉，幾乎所有的動態功耗都為零，在這種模式下，靜態電流的大小決定了電池的壽命。最后，關閉模式的功耗是亞閾值 (sub-threshold) 漏電的函數。亞閾值漏電是指當芯片關閉但輸入電壓仍存在時，芯片中晶體管具有的電流。

    如果超深亞微米 (udsm) cmos 工藝能夠處理更高的電池電壓（4.3v ～ 5.4v），則關閉模式下的損耗可忽略不計，因為有效通道長度將更長，并且柵極氧化層將更厚。同樣，工作時的電源消耗也會更少，因為這種工藝速率慢、可識別頻率，并且動態功耗是電容、頻率以及輸入電源的函數。

    因此，必須解決電源管理電路的直流電池通電 (dbh) 問題。有兩種最常用的電路在做適當修改后可以實現這一點，它們是低壓降穩壓器 (ldo) 和 dc-dc 降壓開關調節器。

    ldo穩壓器

    在典型的 ldo 設計中，大多數晶體管都會或多或少暴露在輸入電壓之下，無論是漏－源電壓 (vds)、柵－源電壓 (vgs)、柵－漏電壓 (vgd)、柵－體電壓 (vgb) 或上述其他組合電壓。因此，對于一個簡單設計而言，器件的額定電壓必須至少等于電池電壓。例如，在 1.5v cmos 中，最大電壓應該為 1.8v。

    最近，工藝的發展已經允許在常規內核晶體管上包含一個漏極擴展而不會增加成本。這允許典型nmos 或pmos內核晶體管的 vds 和 vgd 相應擴展至更高的電壓，但它不會提高 vgs 值。因此，在傳統設計中，如果要嘗試電池連接，就要關注器件尺寸，并擴展使用電流鉗。我們無法通過這種設計獲得從未來 udsm 工藝節點得到的全部超薄封裝優勢，因為漏極擴展晶體管的幾何尺寸無法像內核晶體管一樣縮小那么多。

    一種解決方案是自調整環繞在一對pmos級聯電流鏡周圍的電路。假設有負反饋來調節或鉗制供電電路輸入端的電壓，那么采用這種技術，大多數內核電路可以忍受電池電壓。對于 pmos ldo，這種技術將使用 ldo 內反饋來調節處于內核電壓下的 ldo 誤差放大器。

    與電池連接的主要 dc／dc 轉換器模塊是輸出驅動器和電平轉換器--前置驅動器。開關調節器的輸出驅動器能使用一個級聯漏極擴展pmos (depmos) 器件以及一個高壓柵 (hvg，－1.8 v) pmos器件來實現高壓側開關。低壓側開關或同步整流器可以使用一個級聯漏極擴展 nmos (denmos) 器件和一個內核（1.3v～1.5v）nmos器件。

    采用這一級聯結構的優勢在于，可實現高壓工作，具有更好的漏電性能和更小的柵－漏電容，如果使用單個 depmos 器件，還必須對其進行開關操作。由于電池連接到一個 hvg pmos 器件（它的最大 vgs 比 vbat 小得多）上，所以兩個器件的 vgs 都需要保護方案。設計者還需要一個電路來產生恒定電壓pbias，其值參考電池電壓。

    可對 pbias 電壓進行設置，這樣，vbat-pbias 便小于晶體管的最大 vgs 值。級聯 depmos采用pbias作為偏置電壓，當驅動hvg pmos器件時，電平轉換器／前置驅動器的電壓介于vbat與vbat-pbias之間。電平轉換器／前置驅動器可以被設計成與輸出場效應晶體管 (fet) 相同的級聯方式。

    低壓降穩壓器

    在高性能的超深亞微米cmos中集成一個外部的系統預調節器，然后把它分成幾個更小的內部調節器，這能使這種集成所耗費的面積最小。在單位面積上獲得更高的晶體管驅動電流可以減小導通 fet的尺寸。此外，一些更嚴格的模擬和射頻規范約束只適用于一個或兩個ldo。

    例如，一個