系統結構

整個系統主要由n臺PC基站、m×n臺手持移動終端(每臺PC基站負責m臺手持移動終端)組成。其中PC基站以USB2.0為核心，通過藍牙無線傳輸協議實現手持移動終端與基站的高速通信。手持移動終端以TMS320VC5402為核心實現系統控制，以TMS320C6713為處理器實現JPEG2000圖像編碼算法。

系統硬件設計

硬件結構

如圖1所示，整個系統采用類似于PC104的棧式結構，主要由LM9627攝像頭、圖像處理子板和系統控制主板三個部分組成。LM9627模塊設計為了提高系統的可擴展性，本系統把攝像頭作為單獨的一個模塊設計，主要包括模擬部分、數據接口和控制接口三個部分。其中J2為數據接口，連接到圖像處理子板的FPGA上；J1為控制接口，連接到系統控制主板上。圖像處理子板圖像處理子板由采集控制協處理器FPGA、C6713和兩片“乒乓”工作的SRAM組成。兩片視頻采集FPGA芯片EP1C6Q240分別采集奇數幀和偶數幀(每幀包含奇數場和偶數場)圖像，每個FPGA對LM9627的視頻流進行格式分析，將相應的RGB分量轉換為YUV分量，并以4:1:1的格式存儲在SRAM內。兩片SRAM以“乒乓”的方式工作，即同一時刻一片用于采集視頻圖像，另一片用做DSP的圖像緩沖區。兩片C6713實現復雜的JPEG2000壓縮算法。為了后續的擴展，使得C6713能夠處理更大尺寸的圖像，每片DSP擴展16MB的SDRAM，SDRAM以100MHz的頻率工作，滿足圖像壓縮過程中大量數據交換的要求。

圖1 系統硬件框圖

系統控制主板

系統控制主板以DSP C5402為核心處理器，主要負責三個任務：通過 控制LM9627攝像頭；讓多塊圖像處理子板協調工作，通過MailBox—FIFO讀取它們的壓縮結果；將讀取的壓縮結果按照藍牙協議發送到PC基站。為了滿足高的數據交換速度，主處理器TMS320VC5402以100MHz工作，一邊通過MailBox—FIFO讀取壓縮結果，一邊將讀取的壓縮結果按照藍牙協議發送到PC基站，從而實現JPEG2000的實時壓縮與解碼顯示。

系統軟件設計

圖像采集軟件設計為了讓系統做到實時，可通過LM9627的I2C控制總線讓它工作在隔行掃描方式，則輸出640×480分辨率的圖像數據。而場頻，則：幀頻 (隔行掃描)，行頻。本文采用Verilog HDL語言，實現了LM9627的實時圖像采集。C6713上JPEG2000算法設計本系統的JPEG2000編碼算法在C6713上的開發包括兩個階段。

算法實現第一階段：

用C語言模擬DSP的JPEG2000算法，以判斷代碼的正確性，驗證JPEG2000算法的復雜度、可靠性，以及JPEG2000自身的壓縮性能。本系統的JPEG2000編碼器包括小波變換(wavelet)、熵編碼(MQenc)、碼率控制和打包(rateallocation)三個主要模塊。LM9627輸出為RGB，把它轉化為Y:U:V=4:1:1的視頻數據流，分別對三個分量進行DC位移、小波變換、熵編碼，然后將三個分量所有碼塊的編碼流根據碼率控制要求進行分層組織，其中包括碼流截斷操作，編碼器的輸出即是打包后的分層位流。進行DC電平位移(預處理)的目的是為了在解碼時能夠從有符號的數值中正確恢復重構無符號采樣值。傳統小波變換的運算量相當大，而且往往將8位圖像數據變換為浮點型，在編碼中引入量化失真，不利于圖像數據的無損壓縮，因此JPEG2000主要采用基于UMDFB(抽2取1濾波器組)提升小波算法。其優點在于速度快、運算復雜度低、所需的存儲空間少，而且得到的小波系數與使用傳統小波變換得到的結果相同。

JPEG2000選用兩種濾波器：LeGall5/3濾波器和Daubechies9/7濾波器。考慮到本系統的實時性要求以及無損壓縮需求，選用5/3小波運算。當小波分解級數提高的時候分解系數的能量更為集中，但小波分解級數的提高會使編碼效率有所下降，對于本系統，4CIF(704×576)分辨率采樣圖像進行5級小波分解，CIF(352×288)圖像進行4級小波分解就足夠了。由于采用整型模式運算，所有的量化步長均被置為1，即量化過程可以忽略。多分辨率支持可通過小波變換來實現，多失真度支持則可通過熵編碼來解決。

系統結構

整個系統主要由n臺PC基站、m×n臺手持移動終端(每臺PC基站負責m臺手持移動終端)組成。其中PC基站以USB2.0為核心，通過藍牙無線傳輸協議實現手持移動終端與基站的高速通信。手持移動終端以TMS320VC5402為核心實現系統控制，以TMS320C6713為處理器實現JPEG2000圖像編碼算法。

系統硬件設計

硬件結構

如圖1所示，整個系統采用類似于PC104的棧式結構，主要由LM9627攝像頭、圖像處理子板和系統控制主板三個部分組成。LM9627模塊設計為了提高系統的可擴展性，本系統把攝像頭作為單獨的一個模塊設計，主要包括模擬部分、數據接口和控制接口三個部分。其中J2為數據接口，連接到圖像處理子板的FPGA上；J1為控制接口，連接到系統控制主板上。圖像處理子板圖像處理子板由采集控制協處理器FPGA、C6713和兩片“乒乓”工作的SRAM組成。兩片視頻采集FPGA芯片EP1C6Q240分別采集奇數幀和偶數幀(每幀包含奇數場和偶數場)圖像，每個FPGA對LM9627的