設計高速電路的開發人員對差分線并不陌生，在本章中提到的高速數據通信接口應用的信號線是由差分對組成的，前面幾節是從邏輯的角度來說明高速數據通信接口應用。為了讓讀者更加熟悉高速通信并行接口的差分對信號設計技術，本節從信號的物理特性角度及其pcb設計來說明高速通信并行接口的差分對信號lvds(low voltage differential signaling)的原理及應用。

　　(1)信號傳輸的種類

　　通常認為，信號傳輸有3種模式，即單端模式、共模模式和差分模式。單端模式通過一根連接驅動器和接收器的“線”由驅動器傳輸到接收器，然后通過“地平面”返回；共模模式由單端或多對差分線組成，信號通過返回路徑或差分線傳輸，它通常是耦合到近端或遠端信號源噪聲的起因。因此它能干擾我們的電路，是emi重要來源；差分模式由連接驅動器和接收器的一對極性相反的“線”組成，這對線稱為“差分對”，即lvds。差分對的傳輸利用兩個輸出驅動來驅動兩條傳輸線，一條攜帶信號：另一條攜帶它的互補信號。所需的信號就是兩條傳輸線上的電壓差，它攜帶要傳輸的信號信息。

　　(2)lvds的優缺點

　　lvds的優點一是抗干擾能力強，由于是差分對，所以這對“線”會耦合得很好。當外界有干擾、串擾或不連續的返回平面時，是同時影響到這差分對的，所以相當于不影響；二是emi影響小，主要原因是差分對的極性相反，到達到差分對的電磁場可以互相抵消；三是開關噪聲影響小，主要原因是每個信號都有各自的返回平面，所以信號通過接插件或封裝時不易受到開關噪聲的影響；四是信號的接收能力強。在高噪聲的情況下，由于信號是由差分對的差值決定，信號的值相當于單端信號的2倍，有放大信號的作用，所以在低信號電平的應用中接收能力顯得非常優秀。lvds一個最明顯的缺點是多用了一根信號線，占用了多于兩倍單端“線”的pcb面積；另一個缺點是設計復雜，需要在設計前了解許多設計規則。

　　(3)lvds的常用dc參數

　　在lvds中采用兩個輸出引腳來驅動1位的信號每個信號電壓范圍為1.125v～1.375v，并且各驅動一條傳輸線。其常用的dc參數如圖1所示。

　　圖1 lvds的dc的參數

　　(4)lvds的差分阻抗

　　對于lvds來說，一個很重要的特性就是lvds的差分阻抗zdiff。特性阻抗zo指的是恒定的瞬態阻抗，它是組成差分阻抗的基礎。在實際設計中考慮到信號完整性，通常lvds都會布成微帶線或帶狀線，我們給出這兩類線的差分阻抗如圖1所示。從圖中可以看出lvds的差分阻抗其實是可以定制的，并不是固定不變。lvds的差分阻抗是pcb布線和匹配電阻選擇的基礎，在設計pcb和做匹配時一定要注意收發兩端的一致性。

　　(5)lvds的匹配

　　為了消除信號的發射，任何傳輸線都需要匹配電路，lvds也不例外。通常只需在終端橫跨一個匹配電阻rt即可，其值等于傳輸線的阻抗值，位置越靠近接收端越好。大部分lvds傳輸線設計的阻抗為100ω。匹配如圖2所示。

　　圖2 lvds的匹配

　　(6)lvds的應用

　　在高速應用中，lvds的pcb布線顯得很重要，它直接影響到信號的完整眭，為了更好地進行pcb布線，下面給出－些設計規則如圖3所示。

　　圖3 lvds的特性阻抗

　　差分阻抗中的w/s在0.4和0.8之間有助于抑制emi和阻抗控制。

　　如要籌分線社表層 則布成微帶線：如果在內層 則布成帶狀線。

　　各層信號線之間不成相互垂直。

　　盡量不要用過孔(via)，如果必須使用的話，請參考信號完整性文檔指導書。

　　lvds的p和n端盡量等長，它們之間的skew不要超過70度相位。

　　常用lvds在fr-4材料下的線寬、線間距，以及所決定的阻抗值參如下表所示，其中zo為lvds的特性阻抗。

　　表 常用的lvds線

　　歡迎轉載,信息來自維庫電子市場網（www.dzsc.com）