作為異步類型的雙端口sram，我們以cypress公司的cy7c019為例，cy7c019的內部框圖如圖所示。

　　圖 cy7c019的內部框圖

　　中央部分為雙端口存儲器陣列，并列著能同時設置兩個地址的存儲元器件。下面的框圖是實現了控制信號的部分，這些控制信號用于當兩個端口的訪問發生了沖突時而進行的仲裁以及連接多個所謂中斷及信號燈的附加功能而進行的擴展位寬度中。

　　雙端口sram的兩端何時進行訪問是不可預測的，在一端正在更新存儲器單元的內容而另一端希望讀出同一地址的情況下，后一個訪問需要等待。為此，需要預各busy信號。

　　當連接多個雙端口sram時，如果各個訪問仲裁邏輯單獨進行仲裁，那么在非常接近的時間內雙方的訪問發生了沖突的情況下，有的器件將賦予left端口訪問的杈限，而向right端口返回busy信號；相反，有的器件會賦予right端口訪問的權限，而向left端口返回busy信號。為此，主/從（mater/slave）功能、以從屬器件追隨主器件的仲裁功能的判斷結果而進行設計。

　　決定器件的主操作/從操作的是m／s信號。如果m／s為高電平，則為主器件；如果m／s為低電平，則為從屬器仵。主器件的busy信號為輸出引腳，而從屬器件的busy信號為輸入引腳。

　　歡迎轉載，信息來源維庫電子市場網（www.dzsc.com）