摘 要

本文將著力于對EDA發展的海外情況做一概述。首先EDA做了一個簡要的介紹，之后談及了SOC設計存在的一些問題及挑戰，而對EDA的發展正是在這個大前提下發展的。

1． EDA概述
EDA（Electronic Design Automation）工程就是以計算機為工作平臺，以EDA軟件工具為開發環境，以可編程器件為實驗載體，以ASIC、SOC芯片為目標器件，以電子系統設計為應用方向的電子產品自動化設計過程。EDA工程廣義的定義范圍包括半導體工藝設計自動化、可編程器件設計自動化、電子系統設計自動化、印刷電路板設計自動化、仿真與測試故障診斷以及形式驗證自動化。EDA工程的狹義的定義范圍是電子設計自動化，不包含電子生產自動化。隨著半導體工藝水平的不斷提高，芯片中已經能夠集成幾百萬門電路，一個完整的數字系統集成于一塊芯片上（System On a Chip-SOC）已成為可能，而經典的電子設計方法完成這樣的設計已十分困難。隨著電子技術、計算機硬件、軟件的不斷發展，計算機應用水平的不斷提高，人們已能利用計算機進行電子系統輔助設計，大大提高了設計效率，減輕了設計人員的勞動，縮短了設計周期，提高了設計成功率，減少了設計缺陷。

EDA工具的出現，給電子系統設計帶來了革命性的變化。隨著INTEL公司Pentium處理器的推出，ALTERA、XILINX等公司幾十萬門乃至上百萬門規模的FPGA的上市，以及大規模的芯片組和高速、高密度印刷電路板的應用，EDA工程在功能仿真、時序分析、集成電路自動測試、高速印刷電路板設計及操作平臺的擴展等方面都面臨著新的巨大的挑戰。這些問題實際上也是新一代EDA技術未來發展的趨勢。

EDA工程的主要設計對象是超大規模專用集成電路，怎樣對一片超大規模集成電路進行功能劃分、行為描述、邏輯綜合、時序分析、故障測試、形式驗證是EDA工程解決的主要問題。EDA工具是一種以計算機為基本工作平臺，利用計算機圖形學、拓撲邏輯學、計算數學以及人工智能學等多種計算機應用學科的最漸成果而開發出來的一整套軟件工具，是一種幫助電子設計工程師從事屯子元件產品和系統設計的綜合工具。EDA工程的主要特征是:硬件工具采用工作站和高檔微機，軟件采用EDA工具，功能包括:原理圖輸入、硬件描述語言輸入、波型輸入、仿真設計、可測試設計、邏輯綜合、形式驗證、時序分析等各個方面。設計方法采用自頂向下的方法，設計工作從高層開始，使用標準化硬件描述語言(VHD或VerilogHD等)描述電路行為，自頂向下跨過各個層次，完成整個電子系統的設計。EDA工程另一特征是腫模塊的設計和可重復利用。由于IP的重復利用，引發的IP模塊可交流性。電子文件格式轉換問題，不同EDA工具的相互兼容問題，都是EDA工程研究的范疇。EDA工程采用高級語言描述，具有系統級仿真和綜合能力。它主要采用并行工程和"自頂向下"的設計方法，使開發者從一開始就要考慮到產品生成周期的諸多方面，包括質量、成本、開發時間及用戶的需求等。然后從系統設計入手，在頂層進行功能方框圖的劃分和結構設計。在方框圖一級進行仿真、糾錯，并用VHDL、VHDL、VerilogHDL等硬件描述語言對高層次的系統行為進行描述。在系統一級進行驗證，最后再用邏輯綜合優化工具生成具體的門級邏輯電路的網表，其對應的物理實現級可以是印刷電路板或專用集成電路。近幾年，硬件描述語言等設計數據格式的逐步標準化，不同設計風格和應用的要求導致各具特色的邱A工具被集成在同一個工作站上，從而使EDA框架結構日趨標準化。集成設計環境日趨完善。

EDA工具的開發經歷了兩個大的階段:物理工具階段和邏輯工具階段。物理工具用來完成設計中的實際物理問題，如芯片布局、印刷電路板布線等;邏輯工具是基于網表、布爾邏輯、傳輸時序等概念。首先由原理圖編輯器或硬件描述語言進行設計輸入，然后利用EDA系統完成綜合、仿真、優化等過程，最后生成物理工具可以接受的網表和VHDL、VerilogHDL的結構化描述。

2．SOC設計存在的問題和面臨的挑戰
面向SOC的設計方法主要包括三個方面:基于單片集成系統的軟硬件協同設計和驗證技術、I核生成及復用技術、超深亞微米(UDSM)集成電路的設計理論和技術。基于單片集成系統的軟硬件協同設計和驗證理論是從一個給定的系統任務和行為需求描述著手，進行有效地系統任務和所需資源的分析，并對系統任務和行為需求進行劃分和變換。按照一定法則和規定能自動生成符合系統功能和行為規范要求的硬件和軟件架構，并能按照事先的約定進行符合驗證。SOC的關鍵元素的IP核生成及復用技術主要是指構成所要求規格的硬核 (HardCore)、軟核(SoftCore)和固核(Firm Core)生成理論和方法及復用技術兩個方面。所謂設計復用包含設計文件復用技術和如何生成可被他人復用的設計文件。超深亞微米 (UDSM)集成電路的設計理論和技術是指集成電路設計規格(溝道、線寬等)進入0.1mm以下(即通常所說的納米級設計)面臨的挑戰和所涉及的理論與方法等。

目前的S