lattice isplever開發工具中關于ispmach4000系列cpld的一些常用constraint選項要點如下：

　　1． dt_synthesiseda

　　yes: 允許fitter使用宏單元中的t觸發器來節省乘積項(pt )資源。建議選yes。

　　2． xor_synthesis

　　yes: 允許fitter使用宏單元中的硬xor門來節省乘積項(pt )資源。

　　當寄存器的輸入包含異步輸入引腳信號時，由于目前isplever版本優化時考慮不夠全面，應避免使用yes選項。否則，最好選yes。

　　3. nodes_collapsing_mode

　　fmax: 該選項以速度性能為目標來優化邏輯。

　　area: 該選項以最佳資源利用率為目標來優化邏輯。

　　speed: 該選項以速度性能為目標且兼顧資源利用率來優化邏輯。

　　一般情況下，如果沒有性能要求時，而宏單元占用較多時，可考慮area選項，尤其當utilize clock enable選為no時。如果性能要求為首選時，可先考慮fmax選項。而speed選項在性能上接近fmax選項，但資源利用率比fmax選項好。以上選擇方法適合大多數情況，但具體設計對這三種選項都作嘗試，仍不失為可取的設計流程。

　　4． max_pterm_collapse

　　該選項是指每個宏單元使用的最大乘積項數目。

　　一般情況下，選缺省值。如宏單元數未超過器件最大值，但fit失敗，可適當降低該值，或與max_fanin結合考慮。

　　5. max_fanin

　　該選項是指每個宏單元的最多扇入數目。

　　一般情況下，選缺省值。如宏單元數未超過器件最大值，但fit失敗（如isplever提示某glb輸入數超過36），可適當降低該值，如選16，或與max_pterm_collapse結合考慮。

　　6. max_fanin_limit

　　要針對fmax優化模式。

　　若由于關鍵路徑的信號邏輯過于復雜使其扇入數目過多而引起fit失敗，可適當降低該值，如選20。

　　7. max_pterm_limiteda

　　要針對fmax優化模式。

　　若由于關鍵路徑的信號邏輯過于復雜使其乘積項過多而引起fit失敗，可適當降低該值，如選20。

　　max_pterm_limit和max_fanin對布通率的影響如下：若引腳鎖定且設計所用的occupied macrocell數與器件的最大值有一定余量的情況下fit 失敗，可適當降低collapsing max. product term和collapsing max. input的值，以便于通過fit。也就是說，若fit沒通過，可逐漸（分別）降低該兩項值（只要macrocell數沒超出器件允許值），來方便fit的布局和布線。例如，對ispmach4000器件，一般來說，collapsing max. product term取16左右而collapsing max. input取20左右時，有助于fit通過。但它有可能以犧牲性能為代價。

　　8. clock_enable_optimization

　　一般選擇keep_all來節省資源（即較少的product term和macro cell），但有時會對速度有一定影響。

　　9. auto_buffering_for_high_glb_fanin

　　當出現glb的扇入數目過高，fitter會嘗試自動加buffer來降低其扇入數，但這會增加延遲。

　　若引腳鎖定時fit失敗，尤其是許多輸出信號邏輯很復雜，可考慮選on。

　　10. auto_buffering_for_low_bonded_io

　　要針對使用輸入寄存器的場合（尤其使用256mc/64io）。

　　若設計中使用輸入寄存器，并且將輸入寄存器鎖定到固定glb，或輸入寄存器較多且引腳鎖定，從而導致fit失敗，可選擇on，但這會增加延遲。

　　歡迎轉載,信息來自維庫電子市場網（www.dzsc.com）