芯片級微電子技術是軍事信息系統的決定因素及核心技術。美國國防部與國防先進研究計劃局在這一領域的投資歷史悠久。如果從電路速度(或時鐘頻率)以及晶體管數量(或密度)的角度來衡量，可以看出在過去25~30年的時間里，微電子技術是沿著兩條并行相關而獨立的軌跡向前發展的。

兩條軌跡
第一條軌跡反映了摩爾定律在硅CMOS數字電路方面的進步。就速度而言，CMOS通常不屬高性能技術，它反映的是摩爾定律每平方厘米晶體管數量的增加，面臨的挑戰是如何解決芯片結構的復雜性及設計問題。為了解決這一難題，人們開發了計算機輔助設計(CAD)以設計更加復雜的含有數百萬晶體管的數字芯片。半導體行業協會制訂了一種符合摩爾定律的技術發展路線圖。光刻及材料/材料處理研究部門也按照這一發展路線圖進行了成功的研發，形成行業發展主流。

美國國防先進研究計劃局在歷史上的開發也是符合上述路線圖的，不過最近幾年，它已跳出了這個框框。例如，幾年前路線圖預計特征尺寸70nm以下的CMOS是不可能實現的，但在2001年國防先進計劃局的一個微電子項目演示了臨界尺寸在20nm以下并具有優良晶體管特性的器件。
今天這一先進結果已得到全行業的證實。而根據摩爾定律的預測，該尺寸產品在下個年代也不能實現商品化。

目前，IC的特征尺寸已成功跨越100nm，并且90nm器件也已取得成果，加之許多技術問題正在研究之中，毫無凝問，未來可以設計出包含幾萬億個納米級CMOS晶體管的芯片。但從軍事上看，比高集成度更為引人注目的是它表現出的皮秒(10-12秒)開關速度，它對應著THz(1012Hz)的帶寬能力。皮秒速度，集成幾萬億個晶體管芯片的應用，標志著硅的又一場革命，使高速電路應用從商用無線SoC擴充到許多新的軍事特別應用，混合應用獨特的RF電路和高速DSP，開拓由工作在20~30GHz鐘頻的DSP芯片來控制算法。

進入亞微米CMOS電子技術領域，人們面臨的挑戰主要有以下兩個：①如何應用含有1萬億個晶體管的DSP芯片？軍事上能否充分利用？②如何在軍事RF系統中應用幾GHz速度的CMOS芯片？

第二條軌跡迄今為止主要由軍事應用推動。為了開發高性能、高頻率、單片集成微波集成電路 (MIMIC)以及相應的高速混合模擬/數字電路技術，國防先進計劃局在化合物半導體技術領域不斷投資。影響是顯而易見的：一是軍用射頻系統的廣泛應用，二是承包公司將MIMIC技術推廣到商用無線領域。

這條道路面臨的挑戰和CMOS電路不同，MIMIC的挑戰主要有三點：①為了獲得器件一致性，在構成單個晶體管的材料結構控制方面必須實現高精度；②芯片需要許多無源阻抗匹配元件；③實現布線管理以控制芯片中的信號傳輸阻抗。

這些挑戰不但使電路設計增加了負擔，也限制了MIMIC芯片的生產。目前還沒有通用的MIMIC核心電路設計，這意味著還需要繼續開發EDA工具，以獲得所需的數字設計技術。即使對化合物材料的沉積控制已很精密，但也沒有達到硅材料的程度，因而今天前沿的混合信號、射頻/模擬芯片的集成度只能做到幾千個晶體管。只有大大提高了更復雜化合物半導體芯片的設計與制作，軍用射頻系統的能力才能大幅增強。

后硅新技術
有鑒于此，國防先進計劃局的微電子技術處(MTO)推出了若干新的微電子技術項目，當深亞微米的傳統MOS器件的性能開始受制于量子效應，因而其發展遇到了難以逾越的物理界限。人們只好超越傳統辦法，尋求替代技術，“微米世界”讓位于未來基于量子力學的“納米世界”。

為了探索嶄新的領域，國防先進計劃局制定了名為“超越硅CMOS”的多單位合作研究項目，包括；①分子電子技術；②自旋電子學(spintronics)；③量子信息與科學技術；④生物計算技術。

這些領域的研究工作正在取得巨大進步。分子電子學項目獲得初步成功之后正開發大規模電路技術和納米級分子器件與傳統硅CMOS電路的接口問題，解決在分子計算機的什么地方接入鍵盤等問題。

第二個項目是探索如何提高深亞微米CMOS電路的信號處理能力，現在CMOS的特征尺寸是100nm，下一年代將縮小到10nm。此外，國防先進計劃局近兩年還做了一些專門研究。其中一項主要研究是在摩爾定律走向極限時的微處理器結構，以繼續發展傳統計算機。

更重要的是其結果使我們看清了以下兩個值得注意的發展趨勢，將給數字信號處理技術帶來真正的革命。
①隨著時鐘頻率的不斷增加，芯片內信號傳輸將采用多個時鐘周期。這使目前基于馮·諾依曼結構的信號處理器的效率將越來越低。到2010年，目前設計的芯片處理能力和基于新結構所設計的芯片處理能力相比，可相差4個數量級以上。

這種挑戰要求研究人員從目前的計算密集的串行處理設計轉向通信密集的并行處理設計，同時要求新設計和制造的芯片是具有相當于芯片級局域網或“納米局域網”芯片，其數據流與管理方式有點類似于當前的網絡化工作站。這種新的