作者：上海交通大學 鄧 勇 劉 琪 來源：《國外電子元器件》

新型定點數字信號處理器 tms320vc5510 摘要：tms320vc5510是美國ti公司推出的新一代數字信號處理器，它具有更高的代碼執行效率和更低的功耗，其最高指令執行速度可達800mips。文中詳細介紹了tms320vc5510的特點參數、內部結構、片內資源以及相關的應用信息資料。 關鍵詞：dsp 定點 cpu tms320vc5510 1 概述 tms320vc5510是texas instrument(ti)公司采用新一代定點dsp核構成的數字信號處理器，與tms320c54x相比，它功耗更低，代碼執行效率更高，在0.9v下，其dsp核的功耗為0.05mw/mips，最高執行指令速度可達800mips。為了保護用記在軟件方面的投資，tms320c55x的指令與tms320c54x的指令可以完全兼容。 tms320vc5510是ti公司推出的第一個基于tms320c55x核的數字信號處理器（digital signal processor，dsp），它具有以下資源及特點： ●高性能，低功耗； ●6.25/200mhz的指令周期； ●160/200mhz的時鐘頻率； ●每周期執行1或2條指令； ●雙mac（multiply-and-accumulate unit,乘并累加單元）結構； ●雙算術邏輯單元； ●3組內部數據讀總線； ●2組內部數據寫總線； ●可設置的指令高速緩沖存儲器（cache），容量為24k字節； ●在片ram共160k×16bit； 8塊雙訪問ram（dual-access ram），每塊容量為4k×16bit，共64k字節。 32塊單訪問ram（single-access ram）,每塊容量為4k×16bit，共256k字節。 ●16k×16bit的在片rom； ●8m×16bit外部最大可尋址空間； ●32bit的外部存儲器接口（external memory interface,emif）可以對下列存儲器無縫接口： 異步sram； 異步eprom； 同步dram（sdram）； 同步突發式sram（synchronous burst sram,sbsram）； ●可對6個器件功能域（device functional domains）進行低功耗控制編程。 ●豐富的在片外設，包括： 2個16位的定時器； 6通道dma控制器； 3組多通道緩沖串行口； 可編程的數字鎖相環發生器； 16位并行增強型主機接口（enhanced host port interface）； 8個通用的i/o口及通用輸出信號xf。 ●支持ieee std 1149.1(jtag)邊界掃描邏輯（boundary scan logic）； ●3.3v的i/o電壓； ●1.6v的cpu核心電壓； ●240腳microstar bga封裝。 2 tms320vc5510的內部結構 圖1是tms320vc5510的內部結構。從圖1可以看出，tms320vc5510主要是由cpu、外設總線控制器、dma控制器、片上外設和片上存儲單元等幾大部分組成。 3 tms320vc5510的cpu結構 tms320vc5510的強大數據處理能力得益于它高度并行的cpu結構，圖2給出了tms320vc5510的cpu功能框圖。 tms320vc5510的cpu由指令緩沖單元（iu）、程序流程單元（pu）、地址數據流程單元（au）和數據處理單元（du）等4個部分和12組總線構成。 3.1 cpu內部總線 cpu各個單元的數據交換是通過總線來完成的，在cpu內部有12個獨立總線，分別為：3組數據讀總線，2組數據寫總線，5組數據地址總線，1組程序讀總線和1組程序寫總線。此外，對片內功能器件和dma