以微處理器(MPU)和微控制器（MCU，又稱單片機）為核心的電子系統，具有結構簡單,修改方便，通用性強的突出優點，適合于系統比較復雜，時序狀態比較多的應用場合，其設計流程如下。  AB01859ACAA    
    (1)確定任務，完成總體設計
    確定系統功能指標，編寫設計任務書；確定系統實現的硬件與軟件子系統劃分，分別畫出硬件與軟件子系統的方框圖。
    (2)硬件、軟件設計與調試
    按模MPU/MCU、軟件設計，力求標準化、模塊化，可靠性高和抗干擾能力強，選擇合適類型的MPU/MCU，特別注意MPU/MCU的位寬是8位、16位或32位，以便選擇相應的外圍(3)器件。當然，還要有開發系統和測試儀器，以便進行硬件和軟件的調試。
    (3)系統總調、性能測試
    將調試好的硬件和軟件裝配到系統樣機中，進行整機總體聯調。若有問題，則還需回到上一步重新檢查。在排除硬件和軟件故障后，可進行系統的性能指標測試。
    以PLD為核心的電子系統設計流程圖如圖I.l所示。由圖可見，其設計流程與以標準數字集成電路為核心的電子系統設計流程相似，下面僅就不同部分進行闡述。

(二)通過EDA軟件進行設計輸入
    PLD的設計軟件很多，通常這些軟件都可以用原理圖輸入、HDL語言描述（包括AHDL、Verilog HDL和VHDL）、EDIF網表輸入及波形輸入等幾種方式。
    (2)選擇器件
    對于PLD而言，器件選擇主要是考慮選用CPLD還是FPGA的問題。除此以外，對具體芯片的選擇，還應有如下考慮。 ①芯片的速度。PLD產品通常有高速系列和低速系列，每個系列中還分成許多等級，應先根據設計的要求確定合適的系列或等級。一般情況下，對于CPLD，可直接按照手冊上的參數選取；對于FPGA，因延時不可預測，還應留有一定的裕量。
    ②芯片的規模。應先對要完成的電路或系統所需的設備量進行估計，如大致計算一下所用的觸發器的個數，并據此選擇合適的芯片型號。須注意：對CPLD內部資源的使用通常不得超過80%，否則布線很難通過。一般情況下，對CPLD資源的利用率在50%左右為最佳；而對于FPGA．同樣因為對內部安排更難掌握，所以還要放寬。
    ③1/O數與器件封裝。應先對所需完成的電路或系統所需的引腳數進行統計，并據此選擇合適的芯片型號。復雜系統所需要的引腳數往往很多，而不同封裝的芯片，其引腳數是確定的，在選擇時仍然需要留出一定的裕量。因為，在設計過程中常常會因方案考慮不周或其他原因而需要增加系統的端口。在封裝形式上也要加以考慮，常用封裝形式有PLCC、TOFP、POFP、RQFP、PGA等，其中PLCC的引腳數較少，但可以使用插座。也就是說，在使用過程中，如果芯片損壞，可以方便地更換。引腳數大于100的必須使用其他封裝形式，這些封裝形式都屬于表面貼裝，一般需專門的設備才能焊在印制板上，如有損壞通常不易更換，所以在確定方案時應慎重，必要時可將一個系統用數塊芯片實現。

    (3)設計編譯
    設計編譯主要是將設計輸入的原理圖、語言描述、網表等轉化為PLD開發軟件內部的各種文件、適配、邏輯的綜合、器件的裝入、延時信息的提取等。
    (4) PLD時序和功能仿真
    功能仿真可以用來驗證設計項目的邏輯功能是否正確。時序仿真則將編譯產生的延時息力口入到設計中，進行布局布線后的仿真，這是與實際器件工作時情況基本相同的仿真。
    (5)器件編程
    器件編程是指將器件插在系統目標板上，由編程軟件通過下載電纜直接對器件編程的方法（器件編程又稱燒錄）。除了單獨編程，CPLD/FPGA器件都具有在系統編程的接口，如JTAG接口等。
    (6) PLD在線調試
    調試的目的是檢查編程的信息是否正確，如測試無誤，即可將PLD器件加入到系統總體調試中。  AB16C540-205