本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD邏輯設計的內在規律的體現，合理地采用這些設計思想能在FPGA/CPLD設計工作種取得事半功倍的效果。

    FPGA/CPLD的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！

    乒乓操作
          
    “乒乓操作”是一個常常應用于數據流控制的處理技巧，典型的乒乓操作方法如圖1所示。

    乒乓操作的處理流程為：輸入數據流通過“輸入數據選擇單元”將數據流等時分配到兩個數據緩沖區，數據緩沖模塊可以為任何存儲模塊，比較常用的存儲單元為雙口RAM(DPRAM)、單口RAM(SPRAM)、FIFO等。在第一個緩沖周期，將輸入的數據流緩存到“數據緩沖模塊1”；在第2個緩沖周期，通過“輸入數據選擇單元”的切換，將輸入的數據流緩存到“數據緩沖模塊2”，同時將“數據緩沖模塊1”緩存的第1個周期數據通過“輸入數據選擇單元”的選擇，送到“數據流運算處理模塊”進行運算處理；在第3個緩沖周期通過“輸入數據選擇單元”的再次切換，將輸入的數據流緩存到“數據緩沖模塊1”，同時將“數據緩沖模塊2”緩存的第2個周期的數據通過“輸入數據選擇單元”切換，送到“數據流運算處理模塊”進行運算處理。如此循環。

    乒乓操作的最大特點是通過“輸入數據選擇單元”和“輸出數據選擇單元”按節拍、相互配合的切換，將經過緩沖的數據流沒有停頓地送到“數據流運算處理模塊”進行運算與處理。把乒乓操作模塊當做一個整體，站在這個模塊的兩端看數據，輸入數據流和輸出數據流都是連續不斷的，沒有任何停頓，因此非常適合對數據流進行流水線式處理。所以乒乓操作常常應用于流水線式算法，完成數據的無縫緩沖與處理。

    乒乓操作的第二個優點是可以節約緩沖區空間。比如在WCDMA基帶應用中，1個幀是由15個時隙組成的，有時需要將1整幀的數據延時一個時隙后處理，比較直接的辦法是將這幀數據緩存起來，然后延時1個時隙進行處理。這時緩沖區的長度是1整幀數據長，假設數據速率是3.84Mbps，1幀長10ms，則此時需要緩沖區長度是38400位。如果采用乒乓操作，只需定義兩個能緩沖1個時隙數據的RAM(單口RAM即可)。當向一塊RAM寫數據的時候，從另一塊RAM讀數據，然后送到處理單元處理，此時每塊RAM的容量僅需2560位即可，2塊RAM加起來也只有5120位的容量。

    另外，巧妙運用乒乓操作還可以達到用低速模塊處理高速數據流的效果。如圖2所示，數據緩沖模塊采用了雙口RAM，并在DPRAM后引入了一級數據預處理模塊，這個數據預處理可以根據需要的各種數據運算，比如在WCDMA設計中，對輸入數據流的解擴、解擾、去旋轉等。假設端口A的輸入數據流的速率為100Mbps，乒乓操作的緩沖周期是10ms。以下分析各個節點端口的數據速率。
                
     A端口處輸入數據流速率為100Mbps，在第1個緩沖周期10ms內，通過“輸入數據選擇單元”，從B1到達DPRAM1。B1的數據速率也是100Mbps，DPRAM1要在10ms內寫入1Mb數據。同理，在第2個10ms，數據流被切換到DPRAM2，端口B2的數據速率也是100Mbps，DPRAM2在第2個10ms被寫入1Mb數據。在第3個10ms，數據流又切換到DPRAM1，DPRAM1被寫入1Mb數據。

    仔細分析就會發現到第3個緩沖周期時，留給DPRAM1讀取數據并送到“數據預處理模塊1”的時間一共是20ms。有的工程師困惑于DPRAM1的讀數時間為什么是20ms，這個時間是這樣得來的：首先，在在第2個緩沖周期向DPRAM2寫數據的10ms內，DPRAM1可以進行讀操作；另外，在第1個緩沖周期的第5ms起(絕對時間為5ms時刻)，DPRAM1就可以一邊向500K以后的地址寫數據，一邊從地址0讀數，到達10ms時，DPRAM1剛好寫完了1Mb數據，并且讀了500K數據，這個緩沖時間內DPRAM1讀了5ms；在第3個緩沖周期的第5ms起(絕對時間為35ms時刻)，同理可以一邊向500K以后的地址寫數據一邊從地址0讀數，又讀取了5個ms，所以截止DPRAM1第一個周期存入的數據被完全覆蓋以前，DPRAM1最多可以讀取20ms時間，而所需讀取的數據為1Mb，所以端口C1的數據速率為：1Mb/20ms=50Mbps。因此，“數據預處理模塊1”的最低數據