圖4.17的電路中將源極跟隨器的BQ2057WTSTR源極電阻置換成了恒流電路（叫做恒流負載）。
    圖4.1所示的電路中，使用電阻負載(Rs)的源極跟隨器像照片4.7那樣受到空載電流的制約，當負載重時輸出波形的負半周被限幅。如圖4.6所示，認為這個限幅的電壓值就是源極電阻與負載并聯接續時的電壓降。
    圖4.17的電路在源極采用了恒流電路，所以可以認為源極電阻是無窮大（恒流電路的阻抗為無窮大），因此源極電阻與負載的并聯值就是負載值。就是說，如果空載電流是相同的，那么恒流負載源極跟隨器的輸出電壓可以大于電阻負載源極跟隨器的輸出電壓。

              
  
    在設計電阻負載源極跟隨器時，是從FET的傳輸特性中求得VGS，計算源極電阻。但是在圖4. 17的電路中，恒流負載是利用JFET的IDSS的恒流電路，所以確定源極電流的設定值時，只要選擇其IDSS與設定的恒流電路的源極屯流相等的JFET就可以了。
    因此，即使不知道這個電路中Tri的VGS值也能夠進行設計。但是必須確認VGS為多大時才能夠工作。圖4.17的電路中，根據Tri、Tr2的IDSS的分散性，取值范圍應該為-1=-0.1V(根據2SK371BL，V的傳輸特性)。
    在設計上應該注意的是對于Trz的FET來說，要選擇其IDSS比Tri小的型號或者IDSS檔次。其目的是源極跟隨器工作時JFET的源極電流設定值低于IDSS。