為避免產生不必要的反饋，DS92LV222ATMX陰極電阻的兩端必須并聯旁路退耦電容。否則，就會抬升使負載線偏離了原來的軌跡。我們可以利用近似于小信號電路的分析方法，看一看陰極至地線之間的AC電阻有多大。朝陰極看過去，電容所看到的rk為：

               
     ——譯者注：上式中的ra取為350Q（原書在后面的“HT電源扼流圈的適用性”一節中又將ra取為400Q），與6528參數規格給出酌ra=245Q不符，這是因為兩者的工作點不同。經查Tung-Sol/Chatham 6528規格書的陽極電阻與柵極電壓關系曲線圖，在本小節設計的工作點（K=255V、K=-27V）上，實際約有ra=45。因上述差異不影響下面的設計進程，故翻譯時不作修改。
    但這個rk是與陰極電阻Rk并聯的，因此，與陰極電容并聯的總電阻為：
    Rk ork=115Q
    在小信號電路中，我們會把旁路退耦的低頻截止頻率推至1Hz。但輸出級中，并無這個必要。由于工作的需要，輸出級會有大幅的電壓擺動，并會產生失真。對于單端三極管輸出級來說，在不出現削峰的情況下，產生的失真主要是2次諧波，其中還包括了DC成分。而這些DC成分，就是源自于旁路電容的積分作用，導致電子管的偏置偏離了其DC工作點。當大信號過去后，旁路電容兩端的電壓逐漸回復至原靜態值。回復時間由f3dB對應的時間常數決定，而時間常數又由陰極電容的容量、Rk II飛的值決定。如果我們將f3dB設定為1Hz，則對應的時間常數r=159ms。對于RC網絡來說，需花5T的時間才能完全回復過來。5t=0.8s，電路響應中斷的時間已接近1秒，對于重放音樂信號來說已經過長。所烈，我們將f-3dB設定為10Hz，這樣，輸出級只花80ms的時間，就可以從偏置的變動中回復過來。由10Hz可計得陰極電容的容量。
    作者手頭沒備有1 500UF的電容，但有一些低ESR的1 000LtF 35V電容，因此，就直接拿來使用。很多工程設計也是這樣——我們先作認真的計算（可能只是利用信封背面來寫寫畫畫），然后選用當時可得到的最合適元件。