鎖相環電路設計
發布時間:2013/9/19 13:42:17 訪問次數:1077
壓控振蕩器的輸出頻率受自身參數、控制電壓的穩定性、溫度、外界電磁干擾等因素的影響，往往是不穩定的。因此可以加入自動相位控制環節，即鎖相環，來穩定發射頻率。發射頻率經反饋，與晶振產生的標準信號做比較，在鎖相環的跟蹤下，發射頻率始終向標準信號逼近，最終被鎖定在標準頻率上，達到與參考晶振同樣的穩定度。鎖相環電路MC145152是大規模集成鎖相環，集鑒相器、可編程分頻器、參考分頻器于一體，JS28F256M29EWLA分頻器的分頻系數可由并行輸入的數據控制。
(1)參考分頻
參考晶振從OSCinOSCout接入，芯片內部的÷R參考分頻器提供8種不同昀分頻系數，對參考信號進行分頻。R值由RAO、RA1、RA2設定。本設計中，參考晶振為10. 24 MHz，所以取RAO RAl RAZ一101，即R-1024時，對晶振頻率進行1 024分頻。
(2)可編程分頻
由于發射部分的頻率高達35 MHz，MC14 5152的電路無法對其直接分頻，必須先用ECL電路的高速分頻器進行預分頻，把頻率降低，然后由MC145152繼續分頻，得到一個參考頻率相等的頻率，并進行鑒相。為使分頻系數連續可調，可編程分頻電路采用的是吞咽脈沖計數法，它由ECI。（非飽和型邏輯電路）的高速分頻器MC12022及MC14 5152內部的÷A減法計數器、÷N減法計數器構成。
MC12022有64和65兩種分頻系數。M為其控制端（從MC14 5152的9腳輸出，輸入MC12022的6腳）。M為高電平時，MC12022以P+l= 65為分頻系數；M為低電平時，則以P=64為分頻系數。÷N和÷A是可預置數的減法計數器，由并行輸入口分別預置6位的A值和10位的N值。PD為數字鑒相器。fo為壓控振蕩的輸出頻率（即發射頻率）。
吞咽脈沖計數器開始計數時，M的初值為1，÷A和÷N兩個計數器被置八預置數并同時計教，當計到A(P+1)個輸入脈沖( f)時，÷A計數器計完A個預置數，M變為0;此時÷A計數器被控制信號關閉，停止計數；而÷N計數器中還有N-A個數，它繼續計(N-A)尸個輸入脈沖后，輸出一個脈沖到鑒相器PD。此時一個工作周期結束，A和N值被重新寫入兩個減法計數器，M又變為1，接著重復以上過程。整個過程中輸入的脈沖數共有Q—A(P+1)十(N-A)P=PN+A，也就是說，該吞咽脈沖計數器的總分頻系數為PN十A。
可見，采用吞咽脈沖計數方式，只要適當選取N值與A值，就能得到任意的分頻比。為實現鎖相，必須有反之，由于fo= fr×(PN+A)，改變N和A的值，也能改變f，這就是輸出頻率數字化控制的原理。
(1)參考分頻
參考晶振從OSCinOSCout接入，芯片內部的÷R參考分頻器提供8種不同昀分頻系數，對參考信號進行分頻。R值由RAO、RA1、RA2設定。本設計中，參考晶振為10. 24 MHz，所以取RAO RAl RAZ一101，即R-1024時，對晶振頻率進行1 024分頻。
(2)可編程分頻
由于發射部分的頻率高達35 MHz，MC14 5152的電路無法對其直接分頻，必須先用ECL電路的高速分頻器進行預分頻，把頻率降低，然后由MC145152繼續分頻，得到一個參考頻率相等的頻率，并進行鑒相。為使分頻系數連續可調，可編程分頻電路采用的是吞咽脈沖計數法，它由ECI。（非飽和型邏輯電路）的高速分頻器MC12022及MC14 5152內部的÷A減法計數器、÷N減法計數器構成。
MC12022有64和65兩種分頻系數。M為其控制端（從MC14 5152的9腳輸出，輸入MC12022的6腳）。M為高電平時，MC12022以P+l= 65為分頻系數；M為低電平時，則以P=64為分頻系數。÷N和÷A是可預置數的減法計數器，由并行輸入口分別預置6位的A值和10位的N值。PD為數字鑒相器。fo為壓控振蕩的輸出頻率（即發射頻率）。
吞咽脈沖計數器開始計數時，M的初值為1，÷A和÷N兩個計數器被置八預置數并同時計教，當計到A(P+1)個輸入脈沖( f)時，÷A計數器計完A個預置數，M變為0;此時÷A計數器被控制信號關閉，停止計數；而÷N計數器中還有N-A個數，它繼續計(N-A)尸個輸入脈沖后，輸出一個脈沖到鑒相器PD。此時一個工作周期結束，A和N值被重新寫入兩個減法計數器，M又變為1，接著重復以上過程。整個過程中輸入的脈沖數共有Q—A(P+1)十(N-A)P=PN+A，也就是說，該吞咽脈沖計數器的總分頻系數為PN十A。
可見，采用吞咽脈沖計數方式，只要適當選取N值與A值，就能得到任意的分頻比。為實現鎖相，必須有反之，由于fo= fr×(PN+A)，改變N和A的值，也能改變f，這就是輸出頻率數字化控制的原理。
壓控振蕩器的輸出頻率受自身參數、控制電壓的穩定性、溫度、外界電磁干擾等因素的影響，往往是不穩定的。因此可以加入自動相位控制環節，即鎖相環，來穩定發射頻率。發射頻率經反饋，與晶振產生的標準信號做比較，在鎖相環的跟蹤下，發射頻率始終向標準信號逼近，最終被鎖定在標準頻率上，達到與參考晶振同樣的穩定度。鎖相環電路MC145152是大規模集成鎖相環，集鑒相器、可編程分頻器、參考分頻器于一體，JS28F256M29EWLA分頻器的分頻系數可由并行輸入的數據控制。
(1)參考分頻
參考晶振從OSCinOSCout接入，芯片內部的÷R參考分頻器提供8種不同昀分頻系數，對參考信號進行分頻。R值由RAO、RA1、RA2設定。本設計中，參考晶振為10. 24 MHz，所以取RAO RAl RAZ一101，即R-1024時，對晶振頻率進行1 024分頻。
(2)可編程分頻
由于發射部分的頻率高達35 MHz，MC14 5152的電路無法對其直接分頻，必須先用ECL電路的高速分頻器進行預分頻，把頻率降低，然后由MC145152繼續分頻，得到一個參考頻率相等的頻率，并進行鑒相。為使分頻系數連續可調，可編程分頻電路采用的是吞咽脈沖計數法，它由ECI。（非飽和型邏輯電路）的高速分頻器MC12022及MC14 5152內部的÷A減法計數器、÷N減法計數器構成。
MC12022有64和65兩種分頻系數。M為其控制端（從MC14 5152的9腳輸出，輸入MC12022的6腳）。M為高電平時，MC12022以P+l= 65為分頻系數；M為低電平時，則以P=64為分頻系數。÷N和÷A是可預置數的減法計數器，由并行輸入口分別預置6位的A值和10位的N值。PD為數字鑒相器。fo為壓控振蕩的輸出頻率（即發射頻率）。
吞咽脈沖計數器開始計數時，M的初值為1，÷A和÷N兩個計數器被置八預置數并同時計教，當計到A(P+1)個輸入脈沖( f)時，÷A計數器計完A個預置數，M變為0;此時÷A計數器被控制信號關閉，停止計數；而÷N計數器中還有N-A個數，它繼續計(N-A)尸個輸入脈沖后，輸出一個脈沖到鑒相器PD。此時一個工作周期結束，A和N值被重新寫入兩個減法計數器，M又變為1，接著重復以上過程。整個過程中輸入的脈沖數共有Q—A(P+1)十(N-A)P=PN+A，也就是說，該吞咽脈沖計數器的總分頻系數為PN十A。
可見，采用吞咽脈沖計數方式，只要適當選取N值與A值，就能得到任意的分頻比。為實現鎖相，必須有反之，由于fo= fr×(PN+A)，改變N和A的值，也能改變f，這就是輸出頻率數字化控制的原理。
(1)參考分頻
參考晶振從OSCinOSCout接入，芯片內部的÷R參考分頻器提供8種不同昀分頻系數，對參考信號進行分頻。R值由RAO、RA1、RA2設定。本設計中，參考晶振為10. 24 MHz，所以取RAO RAl RAZ一101，即R-1024時，對晶振頻率進行1 024分頻。
(2)可編程分頻
由于發射部分的頻率高達35 MHz，MC14 5152的電路無法對其直接分頻，必須先用ECL電路的高速分頻器進行預分頻，把頻率降低，然后由MC145152繼續分頻，得到一個參考頻率相等的頻率，并進行鑒相。為使分頻系數連續可調，可編程分頻電路采用的是吞咽脈沖計數法，它由ECI。（非飽和型邏輯電路）的高速分頻器MC12022及MC14 5152內部的÷A減法計數器、÷N減法計數器構成。
MC12022有64和65兩種分頻系數。M為其控制端（從MC14 5152的9腳輸出，輸入MC12022的6腳）。M為高電平時，MC12022以P+l= 65為分頻系數；M為低電平時，則以P=64為分頻系數。÷N和÷A是可預置數的減法計數器，由并行輸入口分別預置6位的A值和10位的N值。PD為數字鑒相器。fo為壓控振蕩的輸出頻率（即發射頻率）。
吞咽脈沖計數器開始計數時，M的初值為1，÷A和÷N兩個計數器被置八預置數并同時計教，當計到A(P+1)個輸入脈沖( f)時，÷A計數器計完A個預置數，M變為0;此時÷A計數器被控制信號關閉，停止計數；而÷N計數器中還有N-A個數，它繼續計(N-A)尸個輸入脈沖后，輸出一個脈沖到鑒相器PD。此時一個工作周期結束，A和N值被重新寫入兩個減法計數器，M又變為1，接著重復以上過程。整個過程中輸入的脈沖數共有Q—A(P+1)十(N-A)P=PN+A，也就是說，該吞咽脈沖計數器的總分頻系數為PN十A。
可見，采用吞咽脈沖計數方式，只要適當選取N值與A值，就能得到任意的分頻比。為實現鎖相，必須有反之，由于fo= fr×(PN+A)，改變N和A的值，也能改變f，這就是輸出頻率數字化控制的原理。
上一篇：關于盡量增加傳輸距離的分析
上一篇：CXA1238S芯片
相關技術資料- 10-29空氣預熱器跳閘有哪些現象?
- 4-11當采用鏡板研磨推力瓦時,如何對鏡板進行維護、保養和修整?
- 6-17空間科學和宇航技術的發展提高了可靠性的研究水平
- 9-19系統方案論證
- 9-19鎖相環電路設計
公網安備44030402000607
