這個問題除了分割接地平面以外還有兩種可行的解決辦法。一個是將數字邏輯跡線布設在帶狀線結構中，TA45-ABDBL050C0因為對于帶狀線，返回電流不會像微帶線那樣擴散。這已經在10.6.1.2節中討論過，如圖10-12所示。

    表17-3列出了包含在距帶狀跡線中心±x/h范圍內接地平面電流的百分比，這里z是距跡線中心線的水平距離，矗是跡線距接地平面的高度（見圖10-11）。表中數值是對0.005in寬的跡線距平面高度為0. OlOin時將式(10-16)在±z之間積分計算的結果，其他尺寸也可以得到類似的結果。表中也列出了接地平面電流在距跡線中心的距離大于x/h時的衰減量（用分貝表示）。

   表17-3包含在距帶狀跡線中心士x/h范圍內接地平面電流的百分比

   8只計算跡線一側的電流，所以增加6dB，因為有兩個平面，又增加6dB。

   注意：對于帶狀線，99%的電流將包含在±3倍跡線高度的距離內，煞而對于微帶線，該距離將是±50倍的跡線高度——電流擴散的減少量超過一個數量級。對于帶狀線，±10倍跡線高度以外的電流僅占0. 0000244%。

   因此，如果數字帶狀線離模擬區的距離為0. 05in或更大，實際上100%的數字返回電流將保持在PCB的數字區——假設跡線距接地平面0.005in。對于跡線高度為0.OlOin的數字跡線，只需保持距模擬區0. lOin。