91精品一区二区三区久久久久久_欧美一级特黄大片色_欧美一区二区人人喊爽_精品一区二区三区av

位置:51電子網 » 技術資料 » 顯示光電

應分析好SAR ADC才能為寬廣應用開導

發布時間:2007/8/28 0:00:00 訪問次數:1139

吳康

   本文詳述SAR(逐次逼近寄存器型) ADC位結構特點與工作原理并與其它型ADC作比較,以此作出選擇。

前言

   逐次逼近寄存器型(SAR)的模擬數字轉換器(ADC)是采樣速率低于5Msps的中等至高分辨率應用的常見結構。SAR ADC的分辨率一般為8位至16位,具有低功耗、小尺寸等特點。這些特點使SAR ADC獲得了很廣的應用范圍,例如便攜式電池供電儀表、筆輸入量化器、工業控制和數據信號采集器等。

    那末什么是SAR 呢? 顧名思義, SAR實質上是實現一種二進制搜索算法。所以,當內部電路運行在數兆赫茲(MHz)時,由于逐次逼近算法的緣故,故ADC采樣速率僅是該數值的幾分之一。為了使SAR ADC在很寬的范圍上得到應用,那就應該對SAR(逐次逼近寄存器型)的ADC有一個全面的理解。首先對SAR ADC的結構分析。

SAR ADC的結構

   盡管實現SAR ADC的方式千差萬別,但其基本結構非常簡單(見圖1)。

   模擬輸入電壓(VIN)由采樣/保持電路保持。為實現二進制搜索算法,N位寄存器首先設置在中間刻度(即:100…00,MSB為‘1’)。這樣,數字模擬轉換器(DAC)輸出(VDAC)被設為VREF/2,VREF是提供給ADC的基準電壓。然后,比較判斷VIN是小于還是大于VDAC,如果VIN>VDAC,則比較器輸出邏輯高電平或‘1’,N位寄存器的MSB保持‘1’。相反,如果VIN < VDAC ,則比較器輸出邏輯低電平,N位寄存器的MSB清為‘0’。隨后,SAR控制邏輯移至下一位,并將該位設置為高電平,進行下一次比較。這個過程一直持續到最低有效位(LSB)。上述操作結束后,也就完成了轉換,N位轉換結果儲存在寄存器內。

    圖2是一個4位轉換器。y軸及圖中的粗線表示DAC的輸出電壓。本例中,第一次比較表明VINVDAC,位2保持為‘1’。DAC置為01102,執行第三次比較。根據比較結果,位1置‘0’,DAC又設置為01012,執行最后一次比較。最后,由于V1N>VDAC,位0確定為‘1’。

    注意,對于4位ADC需要四個比較周期。通常,N位SAR ADC需要N個比較周期,在前一位轉換完成之前不得進入下一次轉換。由此可以看出,該類ADC能夠有效節省功耗和空間,當然,也正是由于這個原因,分辨率在14位至16位,速率高于幾Msps的逐次逼近ADC及其少見。一些基于SAR結構的微型ADC已經推向市場。例如,采用QSPITM串行接口的MAXlll5-MAXlll8系列8位ADC以及采用微小的SOT23封裝,分辨率更高的可互換產品-10位MAXl086和12位MAXl286,尺寸只有3mm×3mm。兼容于I2C接口的MAXl036/MAXl037可將四路、8位ADC和一個基準源集成在SOT23封裝內。

    SAR ADC的另一個特點是,功率損耗隨采樣速率而改變,這一點與閃速ADC或流水線ADC不同,后者在不同的采樣速率下具有固定的功耗。這僅對于低功耗應用或者不需要連續采集數據的應用是非常有利的(例如,用于PDA數字轉換器的MAXl233)。

SAR的深入分析

    SAR ADC的兩個重要部件是比較端和DAC,可以看到,圖1中采樣/保持電路可以嵌入到DAC內,不作為一個獨立的電路。

SAR ADC的速度受限于:

1、DAC的建立時間,在這段時間內必須穩定在整個轉換器的分辨率以內(如:1/2 LSB)。

2、比較器,必須在規定的時間內能夠分辨VIN與VDAC的微小差異。

3、邏輯開銷。

DAC

   DAC的最大建立時間通常取決于MSB的建立時間,原因很簡單,MSB的變化代表了DAC輸出的最大偏移。另外,ADC的線性也受DAC線性指標的限制。因此,分辨率高于12位的SAR ADC常常需要調理或校準,以改善其線性指標。這主要是受元件固有的匹配度所限。雖然這在某種程度上取決于處理工藝和設計,但在實際的DAC設計中,元件的匹配度將線性指標限制在12位左右。許多SAR ADC采用具有固有采樣/保持功能的電容式DAC。電容式DAC根據電荷再分配的原理產生模擬輸出電壓,由于這種類型的DAC在SAR ADC中很常用,所以,應討論—下它們的工作原理。

    電容式DAC包括一列由N個按照二進制加權排列的電容和一個“空LSB”電容組成的陣列。圖3是一個16位電容式DAC與比較器相連接的范例。采樣階段,陣列的公共端(所有電容連接的公共點)接地,所有自由端連接到輸人信號(模擬輸入或VIN)。

    采樣后,公共端與地斷開,自由端與VIN斷開,在電容陣列上有效地獲得了與輸入電壓成比例的電荷量。然后,將所有電容的自由端接地,驅動公共端至一個負壓-VIN

    作為二進制搜索算法的第一步,MSB電容的自由端與地斷開并連接到VREF,驅動公共端電壓向正端移動1/2 VREF。例如,如果VIN等于3/4 VREF,將MSB電容連接到VREF、其余電容接地時,

吳康

   本文詳述SAR(逐次逼近寄存器型) ADC位結構特點與工作原理并與其它型ADC作比較,以此作出選擇。

前言

   逐次逼近寄存器型(SAR)的模擬數字轉換器(ADC)是采樣速率低于5Msps的中等至高分辨率應用的常見結構。SAR ADC的分辨率一般為8位至16位,具有低功耗、小尺寸等特點。這些特點使SAR ADC獲得了很廣的應用范圍,例如便攜式電池供電儀表、筆輸入量化器、工業控制和數據信號采集器等。

    那末什么是SAR 呢? 顧名思義, SAR實質上是實現一種二進制搜索算法。所以,當內部電路運行在數兆赫茲(MHz)時,由于逐次逼近算法的緣故,故ADC采樣速率僅是該數值的幾分之一。為了使SAR ADC在很寬的范圍上得到應用,那就應該對SAR(逐次逼近寄存器型)的ADC有一個全面的理解。首先對SAR ADC的結構分析。

SAR ADC的結構

   盡管實現SAR ADC的方式千差萬別,但其基本結構非常簡單(見圖1)。

   模擬輸入電壓(VIN)由采樣/保持電路保持。為實現二進制搜索算法,N位寄存器首先設置在中間刻度(即:100…00,MSB為‘1’)。這樣,數字模擬轉換器(DAC)輸出(VDAC)被設為VREF/2,VREF是提供給ADC的基準電壓。然后,比較判斷VIN是小于還是大于VDAC,如果VIN>VDAC,則比較器輸出邏輯高電平或‘1’,N位寄存器的MSB保持‘1’。相反,如果VIN < VDAC ,則比較器輸出邏輯低電平,N位寄存器的MSB清為‘0’。隨后,SAR控制邏輯移至下一位,并將該位設置為高電平,進行下一次比較。這個過程一直持續到最低有效位(LSB)。上述操作結束后,也就完成了轉換,N位轉換結果儲存在寄存器內。

    圖2是一個4位轉換器。y軸及圖中的粗線表示DAC的輸出電壓。本例中,第一次比較表明VINVDAC,位2保持為‘1’。DAC置為01102,執行第三次比較。根據比較結果,位1置‘0’,DAC又設置為01012,執行最后一次比較。最后,由于V1N>VDAC,位0確定為‘1’。

    注意,對于4位ADC需要四個比較周期。通常,N位SAR ADC需要N個比較周期,在前一位轉換完成之前不得進入下一次轉換。由此可以看出,該類ADC能夠有效節省功耗和空間,當然,也正是由于這個原因,分辨率在14位至16位,速率高于幾Msps的逐次逼近ADC及其少見。一些基于SAR結構的微型ADC已經推向市場。例如,采用QSPITM串行接口的MAXlll5-MAXlll8系列8位ADC以及采用微小的SOT23封裝,分辨率更高的可互換產品-10位MAXl086和12位MAXl286,尺寸只有3mm×3mm。兼容于I2C接口的MAXl036/MAXl037可將四路、8位ADC和一個基準源集成在SOT23封裝內。

    SAR ADC的另一個特點是,功率損耗隨采樣速率而改變,這一點與閃速ADC或流水線ADC不同,后者在不同的采樣速率下具有固定的功耗。這僅對于低功耗應用或者不需要連續采集數據的應用是非常有利的(例如,用于PDA數字轉換器的MAXl233)。

SAR的深入分析

    SAR ADC的兩個重要部件是比較端和DAC,可以看到,圖1中采樣/保持電路可以嵌入到DAC內,不作為一個獨立的電路。

SAR ADC的速度受限于:

1、DAC的建立時間,在這段時間內必須穩定在整個轉換器的分辨率以內(如:1/2 LSB)。

2、比較器,必須在規定的時間內能夠分辨VIN與VDAC的微小差異。

3、邏輯開銷。

DAC

   DAC的最大建立時間通常取決于MSB的建立時間,原因很簡單,MSB的變化代表了DAC輸出的最大偏移。另外,ADC的線性也受DAC線性指標的限制。因此,分辨率高于12位的SAR ADC常常需要調理或校準,以改善其線性指標。這主要是受元件固有的匹配度所限。雖然這在某種程度上取決于處理工藝和設計,但在實際的DAC設計中,元件的匹配度將線性指標限制在12位左右。許多SAR ADC采用具有固有采樣/保持功能的電容式DAC。電容式DAC根據電荷再分配的原理產生模擬輸出電壓,由于這種類型的DAC在SAR ADC中很常用,所以,應討論—下它們的工作原理。

    電容式DAC包括一列由N個按照二進制加權排列的電容和一個“空LSB”電容組成的陣列。圖3是一個16位電容式DAC與比較器相連接的范例。采樣階段,陣列的公共端(所有電容連接的公共點)接地,所有自由端連接到輸人信號(模擬輸入或VIN)。

    采樣后,公共端與地斷開,自由端與VIN斷開,在電容陣列上有效地獲得了與輸入電壓成比例的電荷量。然后,將所有電容的自由端接地,驅動公共端至一個負壓-VIN

    作為二進制搜索算法的第一步,MSB電容的自由端與地斷開并連接到VREF,驅動公共端電壓向正端移動1/2 VREF。例如,如果VIN等于3/4 VREF,將MSB電容連接到VREF、其余電容接地時,

相關IC型號

熱門點擊

 

推薦技術資料

按鈕與燈的互動實例
    現在趕快去看看這個目錄卞有什么。FGA15N120AN... [詳細]
版權所有:51dzw.COM
深圳服務熱線:13692101218  13751165337
粵ICP備09112631號-6(miitbeian.gov.cn)
公網安備44030402000607
深圳市碧威特網絡技術有限公司
付款方式


 復制成功!
成安县| 吴忠市| 大渡口区| 利津县| 万宁市| 伊通| 冕宁县| 柳林县| 舒兰市| 尚义县| 宝坻区| 武强县| 汾西县| 临西县| 宁都县| 枞阳县| 高尔夫| 弋阳县| 阜康市| 霍林郭勒市| 高平市| 疏附县| 江都市| 云阳县| 洛隆县| 麻栗坡县| 桦南县| 白玉县| 六枝特区| 巴林左旗| 溧水县| 印江| 库车县| 凤庆县| 商水县| 中牟县| 修武县| 垫江县| 明光市| 隆德县| 连州市|