MT40A512M16JY-083E IT:B配置
—2g × 4 2G4
—1g × 8g
—512meg × 16512m16
•78球FBGA封裝(無鉛)
– 0.625ns @ CL = 22 (DDR4-3200) -062E
– 0.682ns @ CL = 21 (DDR4-2933) -068
– 0.750ns @ CL = 19 (DDR4-2666) -075
– 0.750ns @ CL = 18 (DDR4-2666) -075E
– 0.833ns @ CL = 17 (DDR4-2400) -083
– 0.833ns @ CL = 16 (DDR4-2400) -083E
– 0.937ns @ CL = 15 (DDR4-2133) -093E
– 1.071ns @ CL = 13 (DDR4-1866) -107E

MT40A512M16JY-083E IT:B描述
DDR4 SDRAM是一種高速動態隨機存取存儲器，內部配置為，用于x16配置為8組DRAM，用于thx4和x8配置為16組DRAM。DDR4 SDRAM采用8n預取架構，每次可實現高速運行。8n預取架構與接口相結合
設計為在I/O引腳上每個時鐘周期傳輸兩個數據字。
DDR4 SDRAM的單個READ或WRITE操作由單個8n位組成
在內部DRAM核心和兩個相應的n位進行寬、四時鐘數據傳輸
寬，一個半時鐘周期數據傳輸在I/O引腳。