MT41K256M8DA-125 AIT:K DDR3L SDRAM
– 256 Meg x 8256M8
– 128 Meg x 16128M16
– 78-ball FBGA (8mm x 10.5mm) – x8
– 96-ball FBGA (8mm x 14mm) – x16
– 64ms at –40°C to +85°C
– 32ms at +85°C to +105°C
– 16ms at +105°C to +115°C
– 8ms at +115°C to +125°C
MT41K256M8 – 32 Meg x 8 x 8 banks
MT41K128M16 – 16 Meg x 16 x 8 banks
MT41K256M8DA-125 AIT:K功能描述
DDR3 SDRAM采用雙數據速率架構，實現高速運行。
雙數據速率體系結構是一種8n預取體系結構，其接口de簽名用于在I/O引腳上每個時鐘周期傳輸兩個數據字。一次讀或寫
DDR3 SDRAM的操作有效地由單個8n位寬的四時鐘組成
在內部DRAM核心上進行周期數據傳輸，在I/O引腳上進行8個相應的n位寬，一個半時鐘周期數據傳輸。
差分數據頻閃(DQS, DQS#)與數據一起對外傳輸
用于DDR3 SDRAM輸入接收器的數據捕獲。DQS與數據居中對齊
對于寫道。讀取的數據由DDR3 SDRAM傳輸，并沿邊緣對齊
數據用閃光燈。
