目前，模數轉換器(adc)已經應用于大量設備。很早以前，轉換器是需要專門知識才能設計和制造的器件，因此采用轉換器的解決方案成本很高。12位/500khz的adc在1975年賣到270美元。隨著時間的推移，采用與數字集成電路相同工藝技術的現代轉換器的價格急劇下降。今天同樣的12位/500khz轉換器價格還不到1美元。adc經常用于通信、儀器和測量以及計算機系統中，可方便數字信號處理和/或信息的存儲。很多時候adc功能與數字電路集成在同一芯片上，但有的設備要求必須使用獨立的adc。蜂窩電話是數字芯片中集成adc功能的一個例子，而具有更高要求的蜂窩基站需要依賴單獨的adc來提供最佳性能。

    adc有以下一些特點：1. 模擬輸入，可以是單通道或多通道模擬輸入；2. 參考輸入電壓，該電壓可以由外部提供，也可以在adc內部產生；3. 時鐘輸入，通常由外部提供，用于確定adc的轉換速率；4. 電源輸入，通常有模擬和數字電源引腳；5. 數字輸出，adc可以提供并行或串行的數字輸出。圖給出了典型的adc功能框圖。

    雖然adc看起來非常簡單，但它們必須正確使用才能獲得最優的性能。adc具有與簡單模擬放大器相同的性能限制，比如有限增益、偏置電壓、共模輸入電壓限制和諧波失真等。adc的采樣特性需要我們更多地考慮時鐘抖動和混疊。以下一些指南有助于工程師在設計中充分發揮adc的全部性能。

    模擬輸入

    要認真對待adc的模擬輸入信號，盡量使它保持干凈，“無用輸入”通常會導致“數字化的無用輸出”。模擬信號路徑應遠離任何快速開關的數字信號線，以防止噪聲從這些數字信號線耦合進模擬路徑。

    雖然簡化框圖給出的是單端模擬輸入，但在高性能adc上經常使用差分模擬輸入。差分驅動adc可以提供更強的共模噪聲抑制性能，由于有更小的片上信號擺幅，因此一般也能獲得更好的交流性能。差分驅動一般使用差分放大器或變壓器實現。變壓器可以提供比放大器更好的性能，因為有源放大器會帶來影響總體性能的額外噪聲源。但是，如果需要處理的信號含有直流成份，具有隔直流特性的變壓器就不能用。在設計預驅動電路時必須考慮驅動放大器的噪聲和線性性能。需要注意的是，因為高性能adc通常有非常高的輸入帶寬，因此在adc輸入引腳處直接濾波可以減少混入基帶的寬帶噪聲數量。

    參考輸入

    參考輸入應看作是另一個模擬輸入，必須盡可能保持干凈。參考電壓(vref)上的任何噪聲與模擬信號上的噪聲是沒有區別的。一般adc的數據手冊上會規定要求的去耦電容。這些電容應放置在離adc最近的地方。為了節省電路板面積，pcb設計師有時會將去耦電容放在pcb的背面，這種情況應盡可能避免，因為過孔的電感會降低高頻時電容的去耦性能。vref通常用來設置adc的滿刻度范圍，因此減小vref電壓值會減小adc的lsb值，使得adc對系統噪聲更加敏感(1v滿刻度10位adc的lsb值等于1v/210=~1mv)。

    圖1：典型的模數轉換器功能框圖

    時鐘輸入

    根據具體的應用，數字時鐘輸入可能與模擬輸入具有同等的重要性。adc中有兩大噪聲源：一個是由輸入信號的量化引起的(正比于adc中的位數)，另一個是由時鐘抖動引起的(在錯誤時間點采樣輸入信號)。根據以下公式，在非過采樣adc應用中量化噪聲將限制最大可能的信噪比(snr)值。

    其中，n為adc的位數、snr為信噪比。

    從直觀感覺這是有意義的：每增加一位，adc編碼的總數量就會增加一倍，量化不確定性可降低一半(6db)。因此理論上一個10位adc可以提供61.96db的snr。根據以下等式，采樣時鐘上的任何抖動都會進一步降低snr：

    其中，snrj