魏熙樂，王江，許微，於衛春
【摘　要】　在傳統視頻字符疊加系統的基礎上，利用了Microchip公司推出的單片機PIC16C73和NEC公司推出的專用字符疊加芯片uPD6453，開發了一種新型高度集成化的視頻字符疊加系統，詳細論述了該字符疊加系統的工作原理、硬件電路設計以及軟件設計。該系統已在實踐中得到成功應用，是視頻字符疊加的一種較好的選擇方案。
關鍵詞：視頻字符疊加，PIC16C73，uPD6453，I2C總線
1　引　言
視頻字符及時間疊加器是在視頻信號中混入字符或時間信號，從而在屏幕的特定位置上與圖像信號同時進行顯示的設備。這項技術是應用電視技術中的一個重要領域，在應用電視系統中發揮著重要的作用。從視頻字符疊加器的工作方式及本身電路的構成來看，到目前為止已有三種不同的實現方案。
第一種方案是通用中小規模集成電路實現方案。即，全部采用邏輯門，計數器，移位寄存器等通用中小規模集成電路實現單路規模字符集時間疊加。
第二種方案是基于FPGA的多路實現方案。即，在共用字庫ROM，一片CPU和實時時鐘的前提下，利用FPGA集成若干路顯示RAM計數的、獨立的掃描電路，實現多路字符疊加。
第三種方案是主控機加顯示執行機實現方案。可采用ATMEL 8951單片機作主控機，若干片AT90S1200單片機作為顯示執行機，利用AT90S1200的I／O口管腳自定義一種串行通訊協議，實現多路字符疊加。
其中，第一種方案只適用于單路設計，隨著專用芯片和單片機技術的發展，這種方案會逐漸被淘汰。第二種方案原理與第一種類似，利用可編程邏輯器件使電路簡化不少，但該方案的成本較高。第三種方案利用軟件實現了硬件掃描電路的功能，比較靈活，成本較低，但是只適用于顯示字符相對較少的場合，若顯示字符很多，軟件就過于復雜，很難保證連續顯示。
近年來，視頻監控系統的廣泛應用使其容量不斷擴大，因此，它的顯示編輯功能、可靠性及電路的規模和復雜程度也就成為設計者十分關注的一個問題。為了保證在系統容量較大的情況下，實現低成本、高性能的字符疊加，文章嘗試使用了高度集成化的字符疊加系統，其中采用了Microchip公司推出的單片機PIC16C73和NEC公司推出的專用字符疊加芯片uPD6453。
2　新型的漢字字符疊加系統
文章中的漢字字符疊加系統是一個四路同時采樣的字符疊加系統，采用一片PIC16C73微處理器和四片uPD6453芯片，對四路模擬視頻輸入信號分別進行字符疊加，進而產生四路字符與視頻信號疊加的混合信號并輸出到終端設備。其基本工作原理是：首先，通過同步信號分離模塊將外輸入的視頻信號中的行場同步信號分離出來，該分離信號引入uPD6453，由PIC16C73向uPD6453發送控制命令，如顯示控制、字符RAM寫地址控制等，對四路uPD6453循環操作，按照系統功能需要產生相應的字符，與外輸入視頻信號進行疊加得到混合信號輸出到終端設備顯示。
2．1　字符疊加系統硬件電路設計
這里采用PIC16C73和uPD6453進行漢字字符疊加，其硬件結構框圖如圖1所示。
該硬件結構由以下8個部分組成：
2．1．1　視頻輸入電路
由于外部視頻輸入信號的基線為0V左右，要與由uPD6453芯片生成的字符信號進行疊加，必須提升基線值到2V左右，其設計電路如圖2所示。該電路輸出信號Video in與外部視頻輸入信號相比較，只是基 線不同，二者波形形狀完全一致。

2．1．2　行場同步分離模塊
又稱視頻同步信號提取電路。現在市場上已有不少可實現行場同步信號分離的專用集成電路，如LM1881等，但成本較高。文章使用分立模擬元件設計該電路，性能十分穩定可靠，同時大大降低了成本，其設計電路如圖3所示。
2．1．3　字符生成模塊
如圖1所示，四片uPD6453芯片的CS端分別與PIC16C73的RB0，RB1，RB2，RB3相連接；四片uPD6453芯片的BUSY端口共用，與PIC16C73的RC1端口連接；四片uPD6453芯片的CLK端口共用，與PIC16C73的RC3端口連接；四片uPD6453芯片的DATA端口共用，與PIC16C73的RC5端口連接。微處理器PIC16C73對uPD6453進行各種控制命令的操作，產生的字符包括漢字，字母和數字。有關PIC16C73的端口功能和uPD6453的控制命令及控制時序詳見NEC公司的數據手冊，這里不再講述。這里需要說明的是，uPD6453顯示的字符大小有時不符合要求，我們注意到uPD6453外接的電感電容振蕩電路對顯示字符的橫向長度影響很大，但芯片手冊上并未給出具體的參數值，經過反復試驗，我們認為，電感取15μH，電容取56pF比較合適。若稍微調整電感值，則可改變顯示字符橫向尺寸，使用時可根據自己的需要選用。
2．1．4　時鐘模塊
本設計中加入一片時鐘芯片R4543，該芯片采用內置晶振，精度比一般的時鐘芯片高。R4543與CPU的連接如圖1所示，R4543的信號端CS，WR，DATA，CLK分別與PIC16C73的RB4，RB5，RB6，RB7相連接，時鐘芯片R4543的讀寫時序可參見其用戶手冊