共模干擾電流流過地阻抗zllv日寸,zOⅤ的兩端就會產生壓降σcM≈zOvfc對。該壓降對于集成電路IC2來說相當于在ICI傳遞給它的電壓信號σs上又疊加了一個干擾信號σcM,這樣IC2實際上接受到的信號為〃s+σcM,這就是干擾。L4006L556F干擾電壓的大小不但與共模瞬態干擾的電流大小有關,還與地阻抗zOv的大小有關。當干擾電流一定的情況F,干擾電壓σcM的大小由zOv決定。也就是說,PCB中的地線或地平面阻抗與電路的瞬態抗千擾能力有直接影響。例如,一個完整(無過孔、無裂縫)的地平面,在100MHz的頻率時,只有3.7mΩ的阻抗c即使有100A的瞬態電流流過3.7mΩ的阻抗,也只會產生0.37Ⅴ的壓降,這對于3.3Ⅴ的TΓI'電平的電路來說,是可以承受的,因為3.3Ⅴ的TTL電平總是要在08Ⅴ以上的電壓下才會發生邏輯轉換,這已經是具有相當的抗干擾能力了。又如,流過電快速瞬變脈沖群干擾的地平面存在1cm的裂縫,那么這個裂縫將會有1nH的電感,這樣當由100A的電快速瞬變脈沖群共模電流流過時,產生的壓降:

   ⒛Ⅴ的壓降對3,3Ⅴ電平的T⒒電路來說是非常危險的,可見PCB中地阻抗對抗干擾能力的重要性。實踐證明對于3.3Ⅴ的T兒電平邏輯電路來說,共模干擾電流在地平面上的壓降小于04Ⅴ將是安全的;如果大于2.0Ⅴ將是危險的。對于2.5Ⅴ的T⒒電平邏輯電路,這些電壓將會更低一點(0.2Ⅴ和1.7Ⅴ),從這個意識上,3.3ⅤT幾電平的電路比2.5Ⅴ電平的T⒒電路具有更高的抗千擾能力G對于差分傳輸信號,當共模電流JcⅥ流過地平面時,必然會在地平面的阻抗z。Ⅴ兩端產生壓降,當共模電流JcM一定時,地平面阻抗越大,壓降越大。像單端信號被干擾的原理一樣,這個壓降猶如施加在差分線的一根信號線與參考地之間,即圖1.39中所示的σcMl、r/cM2、σc叩、σcⅥ。由于差分線對的一根線與參考地之間的阻抗zl、z2,接收器與發送器的輸人/輸出阻抗zsl、zs2,總是不一樣的(由于寄生參考的影響,實際布線中不可能做到兩根差分線對的對地阻抗一樣),從而造成σcMl、σcw、σcM3、%吧值也不相等,差異部分即轉化為差模干擾電壓σd誑,對差分信號電路產生干擾c可見,對于差分電路來說,地平面的阻抗也同樣重要,同時PCB布線時,保證差分線對的各種寄生參數平衡一致也很重要。