當代所有的集成電路芯片都是由PN結或肖特基勢壘結所構成:雙極結型晶體管(BJT)包含兩個背靠背的PN結,MOS「ET也是如此。結型場效應晶體管(JFET)垂直于溝道方向有一個PN結, PAM2305隧道穿透場效應晶體管(TFET)沿溝道方向有一個PN結,金屬-半導體場效應晶體管(MESFET)或高電子遷移率晶體管(HEMT)垂直于溝道方向含有一個柵電極肖特基勢壘結。

   常規的MOS晶體管由源區、溝道和漏區以及位于溝道上方、柵電極下方的柵氧化層所組成。從源區至溝道和漏區由兩個背靠背的PN結組成,溝道的摻雜類型與其漏極與源極相反。當一個足夠大的電位差施于柵極與源極之間時,電場會在柵氧化層下方的半導體表面感應少子電荷,形成反型溝道,這時溝道的導電類型與其漏極與源極相同。溝道形成后,MOSFET即可讓電流通過,而依據施于柵極的電壓值不同,可由溝道流過的電流大小亦會受其控制而改變,器件工作于反型模式(IM)。由于柵氧化層與半導體溝道界面的不完整 性,載流子受到散射,導致遷移率下降及可靠性降低。進一步地,伴隨MOS器件特征尺寸 持續不斷地按比例縮小,基于PN結的MC)S場效應晶體管結構弊端也越來越明顯。通常需要將一個摻雜濃度為1×10"cm3的N型半導體在幾納米范圍內轉變為濃度為1×10怊cm3的P型半導體,采用這樣超陡峭摻雜濃度梯度是為了避免源漏穿通造成漏電,而這樣設計的器件將嚴重限制器件△藝的熱預算。由于摻雜原子的統計分布以及在一定溫度下摻雜原子易于擴散的自然屬性,在納米尺度范圍內制作這樣超陡峭的PN結會變得非常困難,結果造成晶體管閾值電壓下降,漏電嚴重,甚至無法關閉。而金屬一半導體場效應晶體管或高電子遷移率晶體管,則會出現熱穩定性較差、肖特基結柵電極漏電流較大、邏輯擺幅較小、抗噪聲能力較弱等問題,這成為未來半導體制造業一道難以逾越的障礙[2:1。