常規的CMOS晶體管,從源區TA8083F至溝道和漏區由兩個背靠背的PN結組成,溝道的摻雜類型與其漏極與源極相反。當足夠大的電位差施于柵極與源極之間時,電場會在柵氧化層下方的半導體表面感應少子電荷,形成反型溝道;這時溝道的導電類型與其漏極與源極相同。溝道形成后,MC)SFET即可讓電流通過,器件T作于反型模式(IM)。由于柵氧化層與 半導體溝道界面的不完整性,載流子受到散射,導致遷移率下降及可靠性降低。進一步地,伴隨MOS器件特征尺寸持續不斷地按比例縮小,基于PN結的MOS場效應晶體管結構弊端也越來越明顯。通常需要將一個摻雜濃度為1×1019cm3的N型半導體在幾納米范圍內轉變為濃度為1×101:cm3的P型半導體,采用這樣超陡峭摻雜濃度梯度是為了避免源漏穿通造成漏電。而這樣設計的器件將嚴重限制器件工藝的熱預算。由于摻雜原子的統計分布以及在一定溫度下摻雜原子擴散的自然屬性,在納米尺度范圍內制作這樣超陡峭的PN結變得極困難,造成晶體管閾值電壓下降,漏電嚴重,甚至無法關閉。這是未來半導體制造業難以逾越的障礙[6引。