斬波穩零及自動調零協同運算放大器和儀表放大器

   擁有平穩信號波形的連續時間斬波放大器是獲得低偏置信號的最佳解決方案。然而,斬波器時鐘序列中信號占空比即使有0.01%的不對稱也會被CMOS放大器的一級輸人端大約10mⅤ的初始6σ偏置電壓所加倍放大,從而使得限制殘留偏置電壓在1uⅤ左右變得較為困難。此外,斬波放大器的主要缺陷是由斬波所誘發的方波波紋信號,其在輸人端通常約等于10mⅤ的初始6σ偏置電壓c因此,輸人端放大器的波紋信號和偏置電壓必須進一步予以減小。

DAC1220E

   接下來可以進一步提高性能的是斬波穩零放大器[19],其結合了斬波穩零放大器的低偏置特性和整個放大器的全斬波特性,電路結構如圖3.33所示。如果一個放大器擁有高回路增益,那么除了其輸人偏置電壓,差分輸入電壓 將為零。這就意味著圖3.33中的斬波穩零放大器電路中的斬波器Ch。從右邊看進去電壓為嘛2。因此,放大器左邊看進去輸人端的方波電壓也為吒s2。這就使得我們可以直接將校準放大器CIn。連接到輸人端而不用額外的斬波器。斬波穩零回路已經在前述章節中討論過。但在這節將要討論的電路結構中依然有許多與之前電路的不同之處。

   主放大器的第一級決定了在低頻情況下的噪聲大小,同時修正回路決定了時鐘頻率中的波紋電壓c從而,混合嵌套電容C舊和CM⒓不再被連接到積分器的輸入端,但為了保持包含Chl的回路中有連續負反饋,混合嵌套電容將被連接到斬波器Ch3的輸人端.