8619440延時一功耗積，理想的數字電路或系統,要求它既速度高,同時功耗叉低。在工程實踐中,要實現這種理想情況是較難的c高速數字電路往往需要付出較大的功耗為代價。一種綜合性的指標稱為延時一功耗積,用符號DP表示.單位為Jc焦[耳]),即

DP=rpdPD

式中‰=(rr,1H+、HL)/2.PD為門電路的功耗,一個邏輯門器件的DP的值愈小,表明它的特性愈接于理想情況。圖3.1.3所示為用傳輸延遲時間rpd和功耗pu l

PD綜合描述各種邏輯門電路的性能。

扇入數與扇出數，門電路的扇入數取決于它的輸人端的個數,例如一個3輸入端的與非門,其扇人數ⅣT=3。          

門電路的扇出數是指其在正常工作的情況下，所能帶同類門電路的最大數目。扇出數的計算則稍復雜些，這時要考慮兩種情況,一種是負載電流從驅動門流向外電路,稱為拉電流負載;另一種情況是負載電流從外電路流人驅動門,稱為灌電流負載,如圖3.1.4所示。拉與灌形象地表明了負載的性質。下面分別予以介紹:

拉電流工作情況，圖3,1,4(a)所示為拉電流負載的情況,圖中左邊為驅動門,右邊為負載門。當驅動門的輸出端為高電平時,將有電流f。H從驅動門拉出而流人負載門,負載門的輸入電流為fIⅡ。當負載門的個數增加時,總的拉電流將增加,會引起輸出高電壓的降低。但不得低于輸出高電平的下限值,這就限制了負載門的個數。這樣,輸出為高電平時的扇出數可表示如下

r。H(驅動門)

ECL

(3.⒈4)

°HˉfIH(負載門)

(2)灌電流工作情況

圖3,1.4(b)所示為灌電流負載的情況,當驅動門的輸出端為低電平時,

負載電流J。L流人驅動門,它是負載門輸入端電流fIL之和。當負載門的個數增

加時,總的灌電流J。L將增加,同時也將引起輸出低電壓y。L的升高。當輸出為

低電平,并且保證不超過輸出低電平的上限值時,驅動門所能驅動同類門的個

數由下式決定。